ZHCAEM0 October   2024 OPA593

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2电流提升器，推挽式拓扑输出特性
    1. 2.1 开环输出阻抗
    2.     7
  6. 3各种电流提升器配置
    1. 3.1 互补 MOSFET 与 BJT 电流提升器的比较
  7. 4稳定驱动 1μF 容性负载 (CL) 的功率放大器设计
    1. 4.1 驱动阻性负载的运算放大器
    2. 4.2 驱动容性负载的运算放大器和挑战
    3. 4.3 开环交流稳定性分析 - 使用 DFC 补偿 CL 影响
    4. 4.4 闭环稳定性响应 - 小信号阶跃瞬态分析
    5. 4.5 双反馈补偿中 Riso 对频率响应的影响
    6. 4.6 DFC 技术总结
  8. 5针对 1μF 容性负载稳定 OPA593 和达林顿电流提升器
    1. 5.1 开环交流稳定性分析 - 驱动 1μF CL 的复合运算放大器
    2. 5.2 闭环稳定性响应 - 复合运算放大器阶跃瞬态分析
  9. 6复合放大器的有效 BW 和阶跃时间响应
  10.   21
  11. 8总结
  12. 9参考资料

4.1 驱动阻性负载的运算放大器

在仿真器中，修改了理想功率放大器以演示 DFC 补偿技术。表 4-1 总结了此经修改的功率放大器 (PA) 的关键参数。图 4-1 中的仿真结果验证了模型的行为并确认了其与 SPICE 模型的一致性。根据增益带宽积 (GBP) 计算得出的单位带宽增益积约为 1.2MHz，而相位裕度约为 88.6°。

表 4-2 驱动 1µF 容性负载的仿真 PA 设计要求
设计参数设计规格
ATE 设计要求高精度、可编程稳压器
输入电压范围输入摆幅高达 ±5Vdc
输出电压范围输出摆幅高达 ±40Vdc
输出电流范围驱动高达 ±1Adc 的电流
输出阻性负载RL ≥ 40Ω
闭环增益8V/V
输出阻抗在所有频率下具有低开环输出阻抗，Zo = 1Ω
输出容性负载低 ESR (20mΩ)、1µF 陶瓷容性负载和 DUT
有效带宽约 50kHz，截止频率处于 –3dB 点
阶跃时间行为输出上升沿和下降沿阶跃时间响应小于 100µs
功率调节输出电压精度：满量程时约为 0.05% 或更佳