ZHCAEM0 October   2024 OPA593

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2电流提升器，推挽式拓扑输出特性
    1. 2.1 开环输出阻抗
    2.     7
  6. 3各种电流提升器配置
    1. 3.1 互补 MOSFET 与 BJT 电流提升器的比较
  7. 4稳定驱动 1μF 容性负载 (CL) 的功率放大器设计
    1. 4.1 驱动阻性负载的运算放大器
    2. 4.2 驱动容性负载的运算放大器和挑战
    3. 4.3 开环交流稳定性分析 - 使用 DFC 补偿 CL 影响
    4. 4.4 闭环稳定性响应 - 小信号阶跃瞬态分析
    5. 4.5 双反馈补偿中 Riso 对频率响应的影响
    6. 4.6 DFC 技术总结
  8. 5针对 1μF 容性负载稳定 OPA593 和达林顿电流提升器
    1. 5.1 开环交流稳定性分析 - 驱动 1μF CL 的复合运算放大器
    2. 5.2 闭环稳定性响应 - 复合运算放大器阶跃瞬态分析
  9. 6复合放大器的有效 BW 和阶跃时间响应
  10.   21
  11. 8总结
  12. 9参考资料

4.6 DFC 技术总结

DFC 技术利用两个不同的反馈路径来提高整体环路稳定性：低频反馈路径和高频反馈路径，如图 1-1 所示。低频反馈路径用作外部反馈环路，根据运算放大器的主极点（由方程式 5 中的 fDFC_BW 定义）建立标称增益和带宽。

相反，高频反馈路径充当内部反馈环路，以比外部环路更高的带宽运行。这两个反馈环路相互作用，其中内部反馈回路的 UGBW 相对于外部回路的 UGBW 而言类似于一个极点。这种相互作用会影响带宽和相位水平，进而影响系统的整体稳定性。

表 4-4 中总结了 DFC 过程以及本文中使用的一些仿真参数。

表 4-4 总结：稳定容性负载的 DFC 过程
双反馈补偿技术总结
a确定方程式 3 中用于 DFC 补偿的 Riso
b执行开环交流稳定性分析以评估增益和相位，如图 4-4 所示。该步骤识别外部反馈环路中的 UGBW 和来自扰动注入点的足够相位裕度。
c稳定外部反馈环路后，验证内部反馈环路，这反映了补偿方案的整体环路增益，如图 4-5 所示。两个反馈环路必须保持稳定，以确保容性负载的稳定性。
d通过对输入端施加小信号阶跃瞬变来验证经补偿的运算放大器的闭环行为，如图 4-6 所示。这可以为系统在时间域内的性能、带宽和稳定性提供重要的见解。
e在闭环配置中执行交流频率扫描以验证整个频率范围内的增益响应，如图 4-7 所示。交流增益不能在频域中表现出任何峰值，并且频率扫描的有效带宽必须与设计要求保持一致。
f环路稳定性迭代对于优化可能是必要的，因为环路稳定性在时域和频域中平衡了开环交流稳定性分析与闭环响应。这可以确保仿真行为与稳定性和设计标准保持一致。
g最后，通过执行基准测试，可以使用实际应用来验证整体性能。
  • 反馈电阻器 RF 是根据 ±40Vdc 和 ±10mA 的要求选择的，因此最小电阻为 4kΩ，因为 10mA 是对应于 OPA593 绝对最大额定值的输入电流。对于仿真，使用了 7kΩ 电阻器。但是，在实际 ATE 应用中，建议使用更接近 14kΩ 的 RF 值，以确保附加限制电流处于设计裕度范围内。
  • 在 OPA593 中使用了 +43Vdc 和 -42Vdc 非对称电源轨。在仿真期间，输出电压摆幅比电源轨低 ±2V。在实际应用中，±42.5Vdc 需要足以实现 ±40.0Vdc 输出。为了降低散热，应尽可能减小电源轨和输出之间的电压差，这一点至关重要。