ZHCAEM0 October   2024 OPA593

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2电流提升器，推挽式拓扑输出特性
    1. 2.1 开环输出阻抗
    2.     7
  6. 3各种电流提升器配置
    1. 3.1 互补 MOSFET 与 BJT 电流提升器的比较
  7. 4稳定驱动 1μF 容性负载 (CL) 的功率放大器设计
    1. 4.1 驱动阻性负载的运算放大器
    2. 4.2 驱动容性负载的运算放大器和挑战
    3. 4.3 开环交流稳定性分析 - 使用 DFC 补偿 CL 影响
    4. 4.4 闭环稳定性响应 - 小信号阶跃瞬态分析
    5. 4.5 双反馈补偿中 Riso 对频率响应的影响
    6. 4.6 DFC 技术总结
  8. 5针对 1μF 容性负载稳定 OPA593 和达林顿电流提升器
    1. 5.1 开环交流稳定性分析 - 驱动 1μF CL 的复合运算放大器
    2. 5.2 闭环稳定性响应 - 复合运算放大器阶跃瞬态分析
  9. 6复合放大器的有效 BW 和阶跃时间响应
  10.   21
  11. 8总结
  12. 9参考资料

4.5 双反馈补偿中 Riso 对频率响应的影响

用于补偿容性负载的 DFC 技术很复杂。优化 DFC 的一项目挑战是有效带宽通常在交流频率响应中表现出增益峰值或 Q 影响。增益峰值或高 Q 系数表示 UGBW 中存在多个极点，这是 DFC 方法特有的现象，如图 4-8 所示。当闭合反馈环路中极点密集分布或重叠时，会产生增益峰值，从而导致会提高增益的谐振响应。仅当反馈环路在时域或频域中闭合时，才能观察到这种影响。

在针对 1µF 容性负载补偿的运算放大器中（如图 4-8 所示），电阻 Riso 值从 100mΩ 到 500mΩ、1Ω 和 5Ω 逐渐增加。Riso 的选择与运算放大器的开环输出阻抗相关，在仿真 Spice 模型中，该电阻在所有频率下被定义为 1Ω。随着 Riso 的增加，额外极点 fp2 向较低的频率移动，如方程式 4 所述。当新出现的极点靠近 DFC 环路中定义的主极点 fDFC_BW 时，该极点移动会导致在频率响应中出现增益峰值。当这两个极点重叠或过于接近时，会出现增益峰值，如图 4-8 所示。

为了优化 DFC 技术中 Riso 的值并避免盲目尝试，可以根据确定驱动容性负载的最佳隔离电阻 应用手册使用方程式 3 来计算 Riso。Riso 值必须远低于 Zo 和 RF 参数。较大的 Riso 值会对补偿环路的增益峰值或品质因数 (Q) 产生不利影响，可能改变电路的稳定性和有效带宽。

驱动 1μF 容性负载、经补偿的运算放大器的 Riso 影响图 4-8 驱动 1μF 容性负载、经补偿的运算放大器的 Riso 影响