ZHCABR3G August 2021 – October 2022 66AK2G12 , AM3351 , AM3352 , AM3354 , AM3356 , AM3357 , AM3358 , AM3359 , AM4372 , AM4376 , AM4377 , AM4378 , AM4379 , AM5706 , AM5708 , AM5716 , AM5718 , AM5726 , AM5728 , AM5729 , AM5746 , AM5748 , AM623 , AM625 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442 , AM6526 , AM6528 , AM6546 , AM6548
此应用报告记录了不同 TI 处理器上可用的 PRU 子系统之间的特性差异。
Other TMs
可编程实时单元 (PRU) 是一个小型处理器内核,与 IO 子系统紧密集成,可对 IO 引脚进行低延迟控制。TI Sitara 系列器件提供三种类型的 PRU 子系统。
可编程实时单元和工业通信子系统 (PRU-ICSS) 由两个 32 位 RISC 内核 (PRU)、共享数据、指令存储器、内部外设模块以及中断控制器 (INTC)组成。凭借 PRU 的可编程特性及其对引脚 (IO)、事件和所有片上系统 (SoC) 资源的访问权限,该子系统可以灵活地实现快速实时响应、专用数据处理操作以及定制外设接口,并灵活地减轻 SoC 其他处理器内核的任务负载。
提供 PRU-ICSS 功能的器件包括 AM263x、AM335x、AM437x、AM57x 和 K2G。
可编程实时单元和工业通信子系统 - 千兆位 (PRU_ICSSG) 可视为 PRU-ICSS 的超集。除了所有 PRU-ICSS 特性之外,PRU_ICSSG 还添加了两个辅助可编程实时单元 (RTU) 内核,两个传输 PRU (TX_PRU) 内核、宽边存储器,具有任务管理器的事件管理,数据处理和数据移动加速器,以及新外设(例如 PWM)。
提供 PRU_ICSSG 功能的器件包括 AM65x、AM64x 和 AM243x。
可编程实时单元子系统 (PRUSS) 由两个 32 位 RISC 内核 (PRU)、共享数据、指令存储器、内部外设模块以及中断控制器 (INTC)组成。凭借 PRU 内核的可编程特性及其对引脚、事件和所有器件资源的访问权限,该子系统可以灵活地实现快速实时响应、专用数据处理操作以及定制外设接口,并灵活地减轻器件其他处理器内核的任务负载。
不支持工业通信子系统特性,包括以太网(MII 信号和 MDIO 信号未引脚输出)
提供 PRUSS 功能的器件包括 AM62x。
表 1-1 显示了 PRU 子系统的高级特性。后续小节显示了支持给定子系统类型的每种器件之间的特性差别。有关更详细的比较信息,请参阅 PRU-ICSS/PRU_ICSSG 迁移指南。
特性 | PRUSS | PRU-ICSS | PRU_ICSSG | |
---|---|---|---|---|
一般 PRU 规格 | PRU 内核 | 有 | 是 | 有 |
RTU_PRU(辅助 PRU)内核 | 否 | 否 | 是 | |
TX PRU(发送 PRU)内核 | 否 | 否 | 是 | |
IRAM(每个 PRU/RTU_PRU/TX_PRU 内核) | 有 | 是 | 有 | |
DRAM(每个 PRU-ICSS/PRU_ICSSG 2 个 DRAM) | 有 | 是 | 有 | |
共享 DRAM | 有 | 是 | 有 | |
INTC | 有 | 是 | 有 | |
通用输入 | 直接输入 | 有 | 是 | 有 |
16 位并行采集 | 有 | 是 | 有 | |
28 位移位 | 有 | 是 | 有 | |
3 通道外设接口 (EnDAT) | 否 | 视器件而定 | 是 | |
9 通道 Sigma Delta | 否 | 视器件而定 | 是 | |
通用输出 | 直接输出 | 有 | 是 | 有 |
移出 | 有 | 是 | 有 | |
加速器:数据处理 | MPY/MAC | 有 | 是 | 有 |
循环冗余校验 (CRC) 16/32 | 是 | 视器件而定 | 是 | |
高速缓存 | 有 | 是 | 有 | |
IPC 高速缓存 | 否 | 否 | 是 | |
宽边 RAM | 否 | 否 | 是 | |
BSWAP | 否 | 否 | 是 | |
SUM32 | 否 | 否 | 是 | |
任务管理器 | 否 | 否 | 是 | |
自旋锁 | 否 | 否 | 是 | |
过滤数据库 (FDB) | 否 | 否 | 是 | |
加速器:数据移动 | XFR2VBUS | 是 | 否 | 是 |
PSI TX & RX | 否 | 否 | 是 | |
XFR2TR | 否 | 否 | 是 | |
外设 | UART | 有 | 是 | 有 |
eCAP | 有 | 是 | 有 | |
IEP | 有 | 是 | 有 | |
MII_RT 或 MII_G_RT | 否 | 是 (MII) | 是 (MII/RGMII) | |
MDIO | 否 | 有 | 有 | |
SGMII | 否 | 否 | 视器件而定 | |
PWM | 否 | 否 | 是 |
特性 | AM335x | AM437x | AM570x | AM571x | AM572x | AM574x | K2G | AM263x | |
---|---|---|---|---|---|---|---|---|---|
PRU-ICSS1 | PRU-ICSS1 | PRU-ICSS0 | 2 个 PRU-ICSS (1) | 2 个 PRU-ICSS (1) | 2 个 PRU-ICSS (1) | 2 个 PRU-ICSS (1) |
2 个 PRU-ICSS (1) | 1 个 PRU-ICSS | |
PRU 内核数 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 |
最大频率 | 200MHz | 225MHz (2) | 225MHz (2) | 200MHz | 200MHz | 200MHz | 200MHz | 200MHz | 200MHz |
IRAM 大小(每个 PRU 内核) | 8KB | 12 KB | 4KB | 12 KB | 12 KB | 12 KB | 12 KB | 16KB | 12 KB |
DRAM 大小(每个 PRU-ICSS 2 个 DRAM) | 8KB | 8KB | 4KB | 8KB | 8KB | 8KB | 8KB | 8KB | 8KB |
共享 DRAM 大小 | 12 KB | 32KB | 0 KB | 32KB | 32KB | 32KB | 32KB | 64KB 带 ECC | 32KB |
通用输入 (每个 PRU 内核) |
直接;或 16 位并行采集;或 28 位移位 | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | 直接;或 16 位并行采集;或 28 位移位 | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta |
通用输出 (每个 PRU 内核) |
直接;或移出 | 直接;或移出 | 直接;或移出 | 直接;或移出 | 直接;或移出 | 直接;或移出 | 直接;或移出 | 直接;或移出 | 直接;或移出 |
GPI 引脚(PRU0、PRU1) | 17、17 | 13、0 | 20、20 | 0/21(3)、21/17 | 0/21(3)、21/21 | 21、21 | 21、21 | 20、20 | 17、20 |
GPO 引脚(PRU0、PRU1) | 16、16 | 12、0 | 20、20 | 0/21(3)、21/17 | 0/21(3)、21/21 | 21、21 | 21、21 | 20、20 | 17、20 |
MPY/MAC | 是 | 是 | 是 | 是 | 是 | 是 | 是 | 是 | 是 |
高速缓存 | Y(3 组) | Y(3 组) | N | Y(3 组) | Y(3 组) | Y(3 组) | Y(3 组) | Y(3 组) | Y(3 组) |
CRC16/32 | 0 | 2 | 2 | 2 | 2 | 2 (4) | 2 | 2 | 2 |
INTC | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
外设 | |||||||||
UART | 1 | 1 | 1 | 1/未引脚输出 (5) | 1 | 1 | 1 | 1 | 1 |
eCAP | 1 | 1 | 未引脚输出 | 1/未引脚输出 (5) | 1 | 1 | 1 | 1 | 1 |
IEP | 1 | 1 | 未引脚输出 | 1/未引脚输出 (5) | 1 | 1 | 1 | 1 | 1 |
MII_RT | 2 | 2 | 未引脚输出 | 2 | 2 | 2 | 2 | 2 | 2 |
MDIO | 1 | 1 | 未引脚输出 | 1 | 1 | 1 | 1 | 1 | 1 |
表 3-1 总结了 PRU_ICSSG 的特性。
特性 | AM65x SR1.0 | AM65x SR2.0 | AM64x/AM243x | |
---|---|---|---|---|
一般 PRU 规格 | 子系统类型 | 3 个 PRU_ICSSG | 2 个 PRU_ICSSG | |
PRU 内核数 | 2 | |||
RTU_PRU(辅助 PRU)内核数 | 2 | |||
TX_PRU(发送 PRU)内核数 | 0 | 2 | ||
最大频率 | 250 MHz | 333 MHz | ||
IRAM 大小(每个 PRU/RTU_PRU/TX_PRU 内核) | 12KB(带 ECC)/8KB(带 ECC)/0KB | 12KB(带 ECC)/8KB(带 ECC)/6KB(带 ECC) | ||
DRAM 大小(每个 PRU_ICSSG 2 个 DRAM) | 8KB(带 ECC) | |||
共享 DRAM 大小 | 64KB(带 ECC) | |||
INTC | 是 | |||
通用输入(每个 PRU 内核) | 直接;或 16 位并行采集;或 28 位移位;或 3 通道 EnDat 2.2;或 9 通道 Sigma Delta | |||
通用输出(每个 PRU 内核) | 直接或移出 | |||
GPI 引脚(PRU0、PRU1) | PRU_ICSSG0:20/20 | |||
PRU_ICSSG1:20/20 | ||||
PRU_ICSSG2:18/18 (1) | 不适用 | |||
GPO 引脚(PRU0、PRU1) | PRU_ICSSG0:20/20 | |||
PRU_ICSSG1:20/20 | ||||
PRU_ICSSG2:18/18 (1) | 不适用 | |||
加速器:数据处理 | MPY/MAC | 是 | ||
循环冗余校验 (CRC) 16/32 | 是 | |||
高速缓存 |
是 (PRU 内核:4 组,RTU_PRU 内核:2 组) |
是 (PRU 内核:3 组,RTU_PRU 内核:3 组,TX_PRU 内核:2 组) |
||
IPC 高速缓存 | 是 | |||
宽边 RAM | 4KB | 2KB | ||
BSWAP | 是 | |||
SUM32 | 是 | |||
任务管理器 | 是 | |||
自旋锁 | 是 | |||
过滤数据库 (FDB) | 是 | |||
加速器:数据移动 | XFR2VBUS | 是 | ||
PSI TX & RX | 是 | |||
XFR2TR | 是 | |||
外设 | UART | 1 | ||
eCAP | 1 | |||
IEP | 2 | |||
MII_G_RT (MII/RGMII) | 2 | |||
MDIO | 1 | |||
SGMII | 2(仅限 PRU_ICSSG2 实例) | 否 | ||
PWM | 12 个主输出和 12 个补充输出 |
表 4-1 总结了 PRUSS 的特性。
特性 | AM62x |
---|---|
子系统类型 | 1 个 PRUSS |
PRU 内核数 | 2 |
RTU_PRU(辅助 PRU)内核数 | 0 |
TX_PRU(发送 PRU)内核数 | 0 |
最大频率 | 333 MHz |
IRAM 大小(每个 PRU/RTU_PRU/TX_PRU 内核) | 16KB(带 ECC) |
DRAM 大小(每个 PRU_ICSSG 2 个 DRAM) | 8KB(带 ECC) |
共享 DRAM 大小 | 32KB(带 ECC) |
INTC | 是 |
通用输入(每个 PRU 内核) | 直接;或 16 位并行采集;或 28 位移位; |
通用输出(每个 PRU 内核) | 直接;或移出 |
GPI 引脚(PRU0、PRU1) | 20、20 |
GPO 引脚(PRU0、PRU1) | 20、20 |
加速器:数据处理 | |
MPY/MAC | 是 |
循环冗余校验 (CRC) 16/32 | 是 |
高速缓存 | 是(3 组) |
IPC 高速缓存 | 否 |
宽边 RAM | 否 |
BSWAP | 否 |
SUM32 | 否 |
任务管理器 | 否 |
自旋锁 | 否 |
过滤数据库 (FDB) | 否 |
加速器:数据移动 | |
XFR2VBUS | 是 |
PSI TX & RX | 否 |
XFR2TR | 否 |
外设 | |
UART | 1 |
eCAP | 1 |
IEP | 1 |
MII_G_RT (MII/RGMII) | 否 |
MDIO | 否 |
SGMII | 否 |
PWM | 否 |
TI 均以“原样”提供技术性及可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,不保证其中不含任何瑕疵,且不做任何明示或暗示的担保,包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。
所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任:(1) 针对您的应用选择合适的TI 产品;(2) 设计、验证并测试您的应用;(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更,恕不另行通知。TI 对您使用所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源,也不提供其它TI或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,TI对此概不负责,并且您须赔偿由此对TI 及其代表造成的损害。
TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE
邮寄地址:上海市浦东新区世纪大道 1568 号中建大厦 32 楼,邮政编码:200122
Copyright © 2022 德州仪器半导体技术(上海)有限公司