在受控 RLC 值以外，PCB 具有固有的寄生效应，对整体电路板性能有益。通常，这种寄生效应对于设计的功能不利。在设计耗除 ESD 的电路时，电感是需要考虑的重要寄生因素。因为（参阅下文“注释 1”）V_ESD = V_{br_TVS} + R_DYN(TVS)I_ESD + L(dI_ESD/dt)，且术语dI_ESD/dt 非常大，ESD 事件中的强制电流将导致任何电感上的大电压下降。例如，在 IEC 61000-4-2 指定的 8kV ESD 事件中，dI_ESD/dt = (30A)/(0.8×10^-9s) = 4 × 10¹⁰A/s。所以即便只有 0.25nH 的电感，也会给系统带来额外的 10V 电压。

图 2-1 中显示了四个寄生电感器：L₁ 和 L₂ 是 ESD 源（通常是一个连接器）和 TVS 之间电路中的电感，L₃ 是 TVS 和接地端之间的电感，L₄ 是 TVS 和受保护 IC 之间的电感。在不考虑过孔的情况下，电感器 L₁ 和 L₄ 通常取决于设计约束，如阻抗控制的信号线。然而，通过使 L₄ 远大于 L₁， I_ESD 仍可以“转向”到 TVS。通过在 PCB 设计规则允许的情况下将 TVS 布放到接近到 ESD 源的位置，同时使受保护 IC 远离 TVS（例如接近 PCB 中间）来实现这一点。这可以有效产生 L₄ >> L₁ 的效果，帮助将 I_ESD 分流到 TVS。靠近连接器布放 TVS 也会减轻辐射进系统中的 EMI。在设计良好的系统中， L₂ 处的电感器是不应该存在的。这表示 TVS 和受保护线路之间存在残桩。应避免这种设计做法。受保护线路应直接从 ESD 源连接到 TVS 的引脚，理想情况是路径上没有过孔。L₃ 处的电感器表示 TVS 和接地端之间的电感。该电感值应尽可能地降低，并且可能是影响 V_ESD 的最主要寄生效应。提供给“受保护线路”节点的电压将为 V_ESD = V_{br_TVS} + I_ESDR_DYN(TVS) + (L₂ + L₃)(dI_ESD/dt)。因此 PCB 设计人员需要尽可能减少 L₃ 并消除 L₂。尽可能减少 L₃ 的方法在Topic Link Label2.4 中进行了介绍。尽可能减少 L₁ 的方法在Topic Link Label2.2 和Topic Link Label2.3 中进行了介绍。

总结

• 尽可能减小 ESD 源与通过 TVS 的接地路径之间的电感
• 在设计规则允许的情况下，将 TVS 放置在连接器附近
• 使受保护 IC 与 TVS 之间的距离远远超过 TVS 到连接器的距离
• 请勿在 TVS 和受保护线路之间使用残桩，直接从 ESD 源布线到 TVS
• 尽可能减小 TVS 与接地之间的电感至关重要