如果没有适当的抑制步骤，像具有高 di/dt 的 ESD 这样的快速瞬变可能会导致 EMI。对于 ESD，主要辐射源将位于 ESD 源和 TVS 之间的电路中。因此，PCB 设计人员应当考虑将此区域设置为未受保护 PCB 布线的排除区域，因为它可能通过直接接触 IC 或将更多 EMI 带入系统进而辐射更多 EMI，从而导致系统损坏。即便 L₁ 处没有电感（如图 2-1 所示），ESD 期间快速变化的电场也会耦合到附近的电路上，从而在意外的电路上产生不需要的电压。L₁ 的任何电感都会放大 EMI。

图 2-2 显示了 ESD 源与 TVS 之间一条临近受保护线路的无保护线路。应避免这种做法。在 ESD 事件中，ESD 源与 TVS 之间将有很大的 dI_ESD/dt。此路径上的布线将幅射 EMI，而所有附近布线都会产生由 EMI 感应的电流。如果这些布线没有 TVS 保护，无保护线路中的感应电流可能导致系统损坏。

如果 ESD 源与 TVS 之间的受保护线路有任何过孔，这些原则同样适用于过孔穿过的任何层，无保护线路不应当临近过孔。

PCB 布局的另一方面是考虑 ESD 源与 TVS 之间拐角的样式。拐角往往会在 I_ESD 期间辐射 EMI。从 ESD 源到 TVS 的最佳布线方法是使用尽可能短的直线路径。除了降低 I_ESD 接地路径中的阻抗，缩短此路径的长度也能减少在系统内部辐射的 EMI。如果需要拐角，则应以最大半径弯曲走线，如果 PCB 技术不允许弯曲布线，则 45° 拐角是最大角度。

在图 2-3 中，注意对于 90° 拐角，该拐角是一个重大的 EMI 来源。该拐角处的电场至少有 7kV。这会使任何小于 2.6mm 的半径（在空气中）产生电弧（离子化）。45° 和曲线的 EMI 则不那么明显。为进一步显示拐角样式的影响，图 2-4 绘制了采用这三种拐角类型的平行布线间产生的串扰。90° 拐角的耦合高于其他拐角，尤其是在 ESD 频率成分区域。

总结

• 请勿在 ESD 源和 TVS 之间的区域中布置未受保护的电路。
• 在设计规则允许的情况下，将 TVS 放置在连接器附近。
• 如果可能，在 ESD 源和 TVS 之间使用直线布线。
• 如果必须使用拐角，应首选曲线，可接受的最大角度为 45°。