ZHCABL9A February 2015 – April 2022 ESD401 , TPD12S015 , TPD12S015A , TPD12S016 , TPD12S520 , TPD12S521 , TPD13S523 , TPD1E05U06 , TPD1E10B06 , TPD1E10B09 , TPD1S414 , TPD1S514 , TPD2E001 , TPD2E001-Q1 , TPD2E009 , TPD2E1B06 , TPD2E2U06-Q1 , TPD2EUSB30 , TPD2S017 , TPD3S014 , TPD3S044 , TPD4E001-Q1 , TPD4E004 , TPD4E02B04 , TPD4E05U06 , TPD4E05U06-Q1 , TPD4E101 , TPD4E1U06 , TPD4E6B06 , TPD4EUSB30 , TPD4S010 , TPD4S014 , TPD4S1394 , TPD4S214 , TPD5S115 , TPD5S116 , TPD6E004 , TPD6E05U06 , TPD6F002-Q1 , TPD6F003 , TPD6F202 , TPD7S019 , TPD8E003 , TPD8F003
如果没有适当的抑制步骤,像具有高 di/dt 的 ESD 这样的快速瞬变可能会导致 EMI。对于 ESD,主要辐射源将位于 ESD 源和 TVS 之间的电路中。因此,PCB 设计人员应当考虑将此区域设置为未受保护 PCB 布线的排除区域,因为它可能通过直接接触 IC 或将更多 EMI 带入系统进而辐射更多 EMI,从而导致系统损坏。即便 L1 处没有电感(如图 2-1 所示),ESD 期间快速变化的电场也会耦合到附近的电路上,从而在意外的电路上产生不需要的电压。L1 的任何电感都会放大 EMI。
图 2-2 显示了 ESD 源与 TVS 之间一条临近受保护线路的无保护线路。应避免这种做法。在 ESD 事件中,ESD 源与 TVS 之间将有很大的 dIESD/dt。此路径上的布线将幅射 EMI,而所有附近布线都会产生由 EMI 感应的电流。如果这些布线没有 TVS 保护,无保护线路中的感应电流可能导致系统损坏。
如果 ESD 源与 TVS 之间的受保护线路有任何过孔,这些原则同样适用于过孔穿过的任何层,无保护线路不应当临近过孔。
PCB 布局的另一方面是考虑 ESD 源与 TVS 之间拐角的样式。拐角往往会在 IESD 期间辐射 EMI。从 ESD 源到 TVS 的最佳布线方法是使用尽可能短的直线路径。除了降低 IESD 接地路径中的阻抗,缩短此路径的长度也能减少在系统内部辐射的 EMI。如果需要拐角,则应以最大半径弯曲走线,如果 PCB 技术不允许弯曲布线,则 45° 拐角是最大角度。
在图 2-3 中,注意对于 90° 拐角,该拐角是一个重大的 EMI 来源。该拐角处的电场至少有 7kV。这会使任何小于 2.6mm 的半径(在空气中)产生电弧(离子化)。45° 和曲线的 EMI 则不那么明显。为进一步显示拐角样式的影响,图 2-4 绘制了采用这三种拐角类型的平行布线间产生的串扰。90° 拐角的耦合高于其他拐角,尤其是在 ESD 频率成分区域。