ZHCABL9A February   2015  – April 2022 ESD401 , TPD12S015 , TPD12S015A , TPD12S016 , TPD12S520 , TPD12S521 , TPD13S523 , TPD1E05U06 , TPD1E10B06 , TPD1E10B09 , TPD1S414 , TPD1S514 , TPD2E001 , TPD2E001-Q1 , TPD2E009 , TPD2E1B06 , TPD2E2U06-Q1 , TPD2EUSB30 , TPD2S017 , TPD3S014 , TPD3S044 , TPD4E001-Q1 , TPD4E004 , TPD4E02B04 , TPD4E05U06 , TPD4E05U06-Q1 , TPD4E101 , TPD4E1U06 , TPD4E6B06 , TPD4EUSB30 , TPD4F202 , TPD4S010 , TPD4S014 , TPD4S1394 , TPD4S214 , TPD5S115 , TPD5S116 , TPD6E004 , TPD6E05U06 , TPD6F002-Q1 , TPD6F003 , TPD6F202 , TPD7S019 , TPD8E003 , TPD8F003

 

  1.   ESD 保护布局指南
  2.   商标
  3. 1引言
  4. 2优化 ESD 耗散的 PCB 布局指南
    1. 2.1 优化阻抗以耗除 ESD
    2. 2.2 限制 ESD 带来的 EMI
    3. 2.3 通过过孔进行布线
    4. 2.4 优化 ESD 的接地方案
  5. 3结论
  6. 4修订历史记录

优化 ESD 的接地方案

仅当 TVS 具有极低电感的接地路径时,成功消除 ESD 源和 TVS 之间的所有寄生电感才会有效。TVS 接地引脚应连接到同一层的接地平面,且该接地平面与直接相邻层上的另一个接地平面耦合。这些接地平面应通过过孔拼接在一起,其中一个过孔紧邻 TVS 的接地引脚(参阅图 2-8)。

图 2-7 显示了单通道 TVS 周围的 PCB 电感(如前文图 2-1 中所示)。本节仅考虑 L3 处的电感。请注意,在消除 L2 的情况下,在 ESD 事件期间提供给受保护 IC 的电压将为 VESD = Vbr_TVS + IESDRDYN(TVS) + L3(dIESD/dt),而在 8kV 下,dIESD/dt = 4 × 1010。显然,L3 必须尽可能地降低。

GUID-9DC3CAEC-A5EB-490D-A116-00CB2B061510-low.gif图 2-7 单通道 TVS 周围的 PCB 电感

为了降低 L3,TVS 接地引脚最好直接连接到耦合的接地平面。图 2-8 展示了连接到顶层接地平面的 TVS 的接地焊盘。这里有四个拼接过孔,将顶层接地平面与内部接地平面连接。根据层数和电路板设计,这些过孔可能连接到多个接地平面层。接地机箱螺栓位置也非常接近 TVS 接地焊盘。类似这种的接地方案会为 L3 带来极低的接地阻抗。

GUID-08A46569-5B30-4243-811A-28AA6D7A453F-low.gif图 2-8 两层 PCB - 顶层接地平面拼接到中间层接地平面

因为封装类型,图 2-8 与某些类型的 TVS 无关。采用 BGA 封装且接地引脚被其他引脚围绕的 TVS 需要通过过孔连接一个内部接地平面,最好是多个耦合的接地平面。图 2-9 展示了一个具有这种接地引脚的 TVS。

GUID-0AC8FF3B-01A1-41DF-815E-824324F378D7-low.gif图 2-9 对采用 BGA 封装的隔离式接地引脚进行接地

需要构建过孔以提供尽可能小的阻抗。由于趋肤效应,最大化 GND 过孔的表面区域可以将接地路径的阻抗最小化。因此,使过孔焊盘直径和过孔钻取直径尽可能大,从而使过孔表面外部和内部的表面积最大化。接地平面在 GND 过孔的临近区域内不应断开。如果可能,将 GND 过孔与多个层上的接地平面连接,以尽可能减少阻抗。GND 过孔应使用非导电填充物(如树脂)而不是导电填充物填充,目的是保留由钻孔产生的过孔内部的表面积。GND 过孔应当电镀在 SMD 焊盘上。GND 过孔和非接地平面(例如电源平面)之间的间隙应保持最小。这会增加电容,而电容可以降低阻抗。