表 8-8 列出了用于确定示例 8 中周期时间的系统参数：

示例 8 采用示例 7 中相同的 ADC (ADS1261)，尽管几乎所有系统参数都已经更改。这些变化包括 60SPS ODR、sinc² 滤波器、4MHz 时钟频率 (f_{CLK_NEW})、脉冲转换模式（类似于单次模式）斩波已启用及每个通道两个转换结果（而不是三个）。此外，可编程延迟已经更改为默认值以外的值，尽管具体的值（以毫秒为单位）取决于时钟频率并在示例期间计算得出。

与启用了斩波并采用单次模式的示例 5 相似，使用新示例参数时每个通道上的两个转换结果都需要两个第一次转换延迟周期。表 2-2 标明了对于 ADS1261，在使用 sinc² 滤波器且 ODR = 60SPS 时，第一次转换延迟 t_FC 为 33.76ms。在本例中，t_FC 使用 7.3728MHz 的默认时钟频率 f_CLK 来得出，并包括默认的 50µs 可编程延迟 t_{DELAY_DEFAULT}。因此，有必要根据 f_{CLK_NEW} = 4MHz 来调整 t_FC 并应用新的可编程延迟。

与 ADS124S08 不同，ADS1261 数据表仅提供了以毫秒为单位的 t_FC，而没有 t_MOD 周期。要转换为新的转换延迟值 t_{FC_NEW}，首先要移除 t_{DELAY_DEFAULT}。然后，按照 f_CLK 与 f_{CLK_NEW} 之比调整 t_FC，如方程式 35 所示：

应用此示例中的值会得到由方程式 36 给出的 t_{FC_NEW} 值：

ADS1261 中的可编程延迟选项也使用毫秒指定并以 f_CLK 为基准。执行方程式 36 中所示的类似操作来调整 f_{CLK_NEW} 的任何新可编程延迟值 t_{DELAY_NEW}。对于本例，请从 ADS1261 数据表中的 MODE1 寄存器选择 328µs 的标称可编程延迟 t_{DELAY_NOM}。然后，按照 f_CLK 与 f_{CLK_NEW} 之比调整 t_{DELAY_NOM} 来获得 t_{DELAY_NEW} 的值，如方程式 37 所示：

在本例中，t_{DELAY_NEW} = 328µs ∙ (7.3728MHz / 4MHz) = 0.605ms。因此，总转换延迟 t_{FC_TOTAL} 由方程式 38 计算得出：

如前所述，斩波要求每个转换结果需要两个第一次转换延迟周期 (2 ∙ t_{FC_TOTAL})。当每个通道两个转换结果时并假定用户在上个转换结果就绪后立即开始下一次转换，方程式 40 使用从方程式 39 得到的单通道扫描时间 t_CH 来计算周期时间 t_CYCLE：

最终，本示例中 4 个转换结果的周期时间为 501.912ms。图 8-9 显示了给定设计参数下示例系统的时序图。

图 8-9 示例 8 的时序图