导致 ADC 转换延迟的另一个因素是 ADC 开销时间。此时间取决于 ADC 指示新的转换结果就绪之前处理转换数据所需的任何内部 ADC 功能。ADC 开销时间由 ADC 设计定义，因此用户无法进行更改。

与可编程延迟时间不同，每次稳定数据变为可用时，都需要 ADC 开销时间。不过，转换过程会在 ADC 开销时间开始时启动，这样 ADC 开销时间只会增加至第一次转换期间的转换延迟。图 5-4 以红色突出显示 ADC 开销时间，及其在连续转换模式下 ADS124S08 低延迟 滤波器每个转换周期中发生的时间。

图 5-4 在连续转换模式下使用 ADS124S08 低延迟滤波器时的 ADC 开销时间

重要的是，图 5-4 确认 ADC 开销时间仅影响第一次转换期间的转换延迟。第二次及后续转换结果必须能够适应 ADC 开销时间，但转换过程会与 ADC 开销时间同时开始，这样总体转换延迟便等于 1 / ODR。

高阶滤波器遵循相似的模式。图 5-5 以红色突出显示 ADC 开销时间，及其在连续转换模式下 ADS124S08 sinc³ 滤波器的转换过程中发生的时间。

图 5-5 在连续转换模式下使用 ADS124S08 Sinc³ 滤波器时的 ADC 开销时间

图 5-5 中不稳定的 sinc³ 数据无需 ADC 开销时间，因为该数据在第一次和第二次转换周期后尚未准备好进行处理。相反，ADC 开销会在第三次转换周期结束后开始，然后在每个第二次及后续转换周期结束后立即开始。不过，对于第二次及后续数据，转换过程会与 ADC 开销时间同时开始，因此它并不影响总体转换延迟。最终结果就是使用 ADS124S08 sinc³ 滤波器时，开销时间仅影响第一个转换延迟，就像图 5-4 中的低延迟滤波器那样。

ADC 开销时间的一个重要特性是，它通常需要固定的 ADC 时钟周期，因此可以独立于 ODR。这意味着，随着 ODR 增加，ADC 开销时间往往会占用更大比例的总体转换延迟。为了验证这个说明，请参阅表 5-1 中的 ADS124S08 sinc³ 转换延迟值。如表格注释 #3 所述，转换延迟中不含可编程延迟。因此，使用 sinc³ 滤波器时的 ADS124S08 第一次转换延迟值由三个转换周期加上 ADC 开销时间组成，如图 5-5 所示。由于转换周期只是为第二次或后续转换指定的时间，所以可以使用方程式 14 计算 ADS124S08 sinc³ 滤波器开销时间 t_{ADC_OVERHEAD}：

其中

• t_MOD(FC) = t_MOD 周期数（等于第一个转换延迟）
• t_MOD(SSC) = t_MOD 周期数（等于第二个或后续转换延迟）

考虑以 t_MOD 周期数表示的 t_{ADC_OVERHEAD} 很有帮助，因为转换延迟值（以微秒为单位）可能包含会导致结果变模糊的舍入误差。不过，如果 ADC 数据表没有以 t_MOD 周期数形式量化转换延迟，可以使用以毫秒表示的转换延迟值。在这种情况下，请将方程式 14 中的变量替换为以毫秒为单位的相应转换延迟值。

表 5-4 使用方程式 14 来计算使用 ADS124S08 sinc³ 滤波器时所有 ODR 的 t_{ADC_OVERHEAD}。表 5-4 还计算了 t_{ADC_OVERHEAD} 所占的总转换延迟比例。

对于表 5-4，需要注意的是，使用 ADS124S08 sinc³ 滤波器时，t_{ADC_OVERHEAD} 在所有 ODR 上并不恒定。ODR < 1000SPS 时，t_{ADC_OVERHEAD} = 65 ∙ t_MOD 周期；ODR ≥ 1000SPS 时，t_{ADC_OVERHEAD} = 40 ∙ t_MOD 周期。此行为是数字滤波器架构造成的，并且对于同一 ADC 内的不同滤波器，可能会有所不同。此外，表 5-4 确认了以下说法：随着 ODR 增加，t_{ADC_OVERHEAD} 在总体转换延迟中占到的比例也会增加。实际上，当 ODR = 4000SPS 时，t_{ADC_OVERHEAD} 几乎是总转换时间的 20%，而当 ODR = 2.5SPS 时，则仅为 0.02%。

如前所述，ADC 开销时间由 ADC 设计定义。这意味着，对于给定的 ADC 数字滤波器架构和 ODR，ADC 开销时间在总转换延迟中的占比是固定的。不过，t_MOD 周期可以通过修改 ADC 时钟频率来更改，因此转换延迟也可以这样更改。