ZHCABK1A February 2022 – March 2024 ADS1119 , ADS1120 , ADS1120-Q1 , ADS112C04 , ADS112U04 , ADS1130 , ADS1131 , ADS114S06 , ADS114S06B , ADS114S08 , ADS114S08B , ADS1158 , ADS1219 , ADS1220 , ADS122C04 , ADS122U04 , ADS1230 , ADS1231 , ADS1232 , ADS1234 , ADS1235 , ADS1235-Q1 , ADS124S06 , ADS124S08 , ADS1250 , ADS1251 , ADS1252 , ADS1253 , ADS1254 , ADS1255 , ADS1256 , ADS1257 , ADS1258 , ADS1258-EP , ADS1259 , ADS1259-Q1 , ADS125H01 , ADS125H02 , ADS1260 , ADS1260-Q1 , ADS1261 , ADS1261-Q1 , ADS1262 , ADS1263 , ADS127L01 , ADS130E08 , ADS131A02 , ADS131A04 , ADS131E04 , ADS131E06 , ADS131E08 , ADS131E08S , ADS131M02 , ADS131M03 , ADS131M04 , ADS131M06 , ADS131M08
在非对称高电压电源配置中,施加到电桥的激励电压 VEXCITATION 通常不能用作 ADC 电源电压,而是需要使用额外的低电压电源 (≤ 5V) 为 ADC 供电。此外,ADC 不能直接使用高电压激励源作为差分基准电压 VREF,而是需要使用一个衰减电路。通常使用图 6-5 所示的简单电阻分压器,但也可以使用其他选项,包括差分放大器或分立式电压基准。使用电阻分压器或放大器可在电桥和基准输入之间引入误差,而电桥和 ADC 输入之间不存在该误差,从而导致伪比例基准配置。选择分立式电压基准会导致非比例配置。最后,选择非对称电源电压,使电桥输出共模电压处于 ADC 的低电压输入范围内。否则,需使用额外的输入信号调理电路。
使用伪比例基准和非对称高电压 (> 5V) 电源的四线电阻式电桥测量需要:
首先,使用表 6-9 中的公式和表 6-8 中的参数,确定电桥的最大差分输出电压 VOUT(Bridge Max)。该值提供了电桥在正常工作条件下可以提供的最大输出电压,并对应于可以施加到电桥的最大负载 Load(Bridge Max)。如果系统不使用电桥的整个输出范围,则 VOUT(System Max) 定义的是施加到特定系统的最大差分输出信号,Load(System Max) 是对应的最大负载。例如,如果 VOUT(Bridge Max) 对应于 Load(Bridge Max) = 5kg,但系统规格只需要 Load(System Max) = 2.5kg,则 VOUT(System Max) 由方程式 52 给出:
请注意,如果 Load(System Max) = Load(Bridge Max),则 VOUT(System Max) = VOUT(Bridge Max)。
确定了 VOUT(System Max) 后,为放大器选择对应的增益值。放大器增益应该是小于 ADC 满量程范围 (FSR) 的最大允许值。在某些情况下,不可能选择使用整个 ADC FSR 的放大器增益,尤其是在选择了具有集成 PGA 的 ADC 时。虽然这通常是分辨率和易用性之间的一种可接受的折衷,但在 ADC FSR 无法最大化的情况仍应确保所有系统要求得到满足。
接下来,选择非对称电源的电压值,以便在空载条件下 (R1 = R2 = R3 = R4),使电桥共模电压 VCM(Bridge) 处于 ADC 放大器共模电压范围内。ADC 放大器目标共模电压 VCM(ADC) 通常选择为 ADC 的 1/2 Vs (AVDD/2),但这并不是必需的。放大器共模范围随元件不同而变化,并根据增益设置和电源电压在数据表中进行定义。
可以按照方程式 53 和方程式 54,使用 VCM(ADC) 和所选的电桥激励电压 VEXCITATION 来确定非对称激励电压 VEXCITATION+ 和 VEXCITATION-:
计算 VEXCITATION+ 和 VEXCITATION- 后,选择系统基准源。当选择分立式电压基准时,要确保该元件是高精度、低漂移元件,以实现优异性能。要在 VEXCITATION 和 VREF 之间保持伪比例关系,请选择一个电阻分压器或差分放大器来衰减电桥激励电压。电阻分压器方法更常用,在图 6-5 中显示为三个串联电阻器。在中间元件 RREF 两端建立基准电压 VREF。方程式 55 和方程式 56 使用 VREF、之前确定的 VEXCITATION± 值以及图 6-5 中 REFN 引脚上的电压 (VREFN) 来确定 RTOP 和 RBOTTOM 与 RREF 的比率:
例如,请考虑具有以下限制条件的系统:
因此,此特定系统的 RTOP = RBOTTOM = 11.8kΩ。图 6-6 显示了本例中使用的各个电压值(以蓝色表示)和电阻值(以红色表示)。
请注意,方程式 55 和方程式 56 中有一些隐含的限制条件,包括 VEXCITATION+ > VREFN > VEXCITATION-、VEXCITATION+ > VEXCITATION- 和 VEXCITATION > VREF。不符合这些限制条件会产生无意义的结果,例如负的电阻值。最后,要检查确保每个公式的结果符合所有的最终设计要求,并且有物理意义。
在施加到 ADC 的最大绝对电压和差分基准电压附近留出余量也很重要。许多系统寻求通过尽可能提高 VREF 来提高 ADC 的动态范围。但激励电压和电阻器阻抗的变化可能会将 VREF 提高到超过 ADC 的工作范围,该范围通常不能超过 VREFN 上的 AVSS 和 VREFP 上的 AVDD。在这些条件下,请考虑小幅降低 RREF 阻抗以便留出系统容差。
为基准路径选择高精度 (≤ 0.1%)、低温度漂移 (≤ 10ppm/°C) 电阻器。将标称电阻值保持在低水平以限制热噪声。例如,1kΩ 的电阻在 25°C 和 1kHz 带宽下可产生 128nVRMS 噪声。这些条件对于保持 VREF 尽可能接近于与 VEXCITATION 成比例并尽可能减小测量总体误差非常重要。此外,根据 ADC 差分基准输入的阻抗,可能需要使用缓冲器。缓冲器也可能引入误差并进一步降低 VIN 和 VREF 之间的比例关系。
最后,如果需要校准,请按照节 5.5中的说明操作。