ZHCAA79A August   2019  – April 2021 AFE7769 , AFE7799 , AFE7920 , AFE7921 , AFE7988 , AFE7989

 

  1.   商标
  2. 1 引言
  3. 2 术语
  4. 3 应掌握的知识
  5. 4 主要变化：三个支持的编码选项
    1. 4.1 这对系统开发人员而言意味着什么？
    2. 4.2 注意事项
  6. 5 物理层规范：可处理不同 JESD204 通道属性的其他分级
    1. 5.1 这对系统开发人员而言意味着什么？
    2. 5.2 注意事项
  7. 6 链路层：握手协议中的差异
    1. 6.1 这对系统开发人员而言意味着什么？
    2. 6.2 注意事项
  8. 7 确定性延迟
    1. 7.1 注意事项
  9. 8 ~SYNC（SYNC 请求）信号差分
    1. 8.1 8B/10B 编码选项升级
    2. 8.2 这对系统开发人员而言意味着什么？
  10. 9 结论
  11. 10参考文献
  12. 11致谢
  13. 12修订历史记录

5.2 注意事项

  1. 总体而言，添加 JCOM 是为了评估实现实际的芯片到芯片连接性能所要安排的预算，包括以下内容：
    • 封装模型
    • PCB 布线
    • SERDES 发送器 FIR
    • SERDES 接收器 CTLE/DFE 设置
    • 封装模型和 PCB 布线设置中针对受扰对象和攻击者的另一组串扰建模
  2. JCOM 的基本原理基于时域分析和时域转换，与实际的时域仿真器（如 IBIS AMI 模型）相比，它仍然存在其他限制因素，但可以提供更好的统计数据（例如接收机均衡后的眼图性能）。德州仪器 (TI) 建议咨询仿真工具供应商以了解详情。
  3. 无论选择何种仿真工具，进行试验台测试时仍然需要使用 SERDES IP 级别的工具来评估实际眼图高度和位错误统计信息。系统工程师必须考虑可用于 FPGA/ASIC/数据转换器 SERDES IP 的工具。通常，诸如眼图高度之类的基本功能（在 SERDES 接收器完成 CTLE/DFE 设置之后）以及用于统计位错误分析的基本 PRBS 图形发生器和验证器必须可用于试验台测试。