ZHCAA79A August   2019  – April 2021 AFE7769 , AFE7799 , AFE7920 , AFE7921 , AFE7988 , AFE7989

 

  1.   商标
  2. 1 引言
  3. 2 术语
  4. 3 应掌握的知识
  5. 4 主要变化：三个支持的编码选项
    1. 4.1 这对系统开发人员而言意味着什么？
    2. 4.2 注意事项
  6. 5 物理层规范：可处理不同 JESD204 通道属性的其他分级
    1. 5.1 这对系统开发人员而言意味着什么？
    2. 5.2 注意事项
  7. 6 链路层：握手协议中的差异
    1. 6.1 这对系统开发人员而言意味着什么？
    2. 6.2 注意事项
  8. 7 确定性延迟
    1. 7.1 注意事项
  9. 8 ~SYNC（SYNC 请求）信号差分
    1. 8.1 8B/10B 编码选项升级
    2. 8.2 这对系统开发人员而言意味着什么？
  10. 9 结论
  11. 10参考文献
  12. 11致谢
  13. 12修订历史记录

4.2 注意事项

  1. 对于某些较高范围的 SERDES 接口速率，不再建议使用 8B/10B；而对于某些较低范围的 SERDES 接口速率，不建议使用 64B/66B 和 64B/80B。请参阅 JESD204C 文档的表 4 了解详情。表 4-1 包含速率为 19.6608Gbps 的 8B/10B 选项，JESD204C 标准不建议使用该选项。其主要原因是 8B/10B 编码没有足够的编码频谱丰富度，无法以更高的速率实现 SERDES 均衡，必须多加注意才能正确适配。但是，鉴于握手协议中包含专用的链路建立时间段，一些开发人员仍倾向于使用 8B/10B 选项。有关详细信息，请参阅Topic Link Label6。
    表 4-2 支持的链路层和数据速率
    数据速率 (DR) (Gbps) (1)8B/10B64B/66B64B/80B
    DR <= 6.375必需不推荐不推荐
    6.375 < DR <= 12.5必需推荐可选
    12.5 < DR <= 16可选必需可选
    16 < DR <= 32不推荐必需可选
    (1) JESD204C 文档中的表 4。版权所有 JEDEC。未经 JEDEC 许可不得复制。
  2. 对于 8B/10B 编码，可以不按 JESD204 标准建议而使用更高的 SERDES 速率。有一些 ASIC、FPGA 和数据转换器 IP 支持如此高的速率。主要的局限性在于 SERDES PHY 接收器 DFE 的适配性。通常情况下，SERDES 速率越高需要适配的 DFE 抽头也越多。初始链路建立期间的固定握手 K28.5 字符不能为适配提供足够的频谱丰富度，这会导致链路建立的不稳定。在初始 ASIC/FPGA/数据转换器链路学习期间，需要特别注意此问题，因为握手协议和 SERDES PHY 接收器适配同时发生。工程师需要仔细检查每个器件的初始化序列，以确保 SERDES PHY 接收器具有足够的 DFE 学习时间，并且不会与握手协议时间重叠。
  3. 如果开发人员需要升级系统以获得更高的数据吞吐量，则可以增加 JESD204 通道的数量。如果系统没有其他可用通道，则必须提高有效的 JESD204 吞吐量。保持在 8B/10B 会使 SERDES 速率增加。升级到 64B/66B 会使 SERDES 速率降低，并且用户需要进行其他开发来支持 64B/66B 链路协议，或者为 FPGA/ASIC 购买额外的 JESD204C IP。开发人员需要考虑以下各项的总体成本和工作量：1) 增加 JESD204 通道数量，2) 提高 SERDES 速率，以及 3) JESD204C 协议升级或购买新 IP。