ZHCSQ43 january 2023 MCT8329A
PRODUCTION DATA
当 DRVOFF 被驱动为高电平时,栅极驱动器进入关断状态。DRVOFF 绕过器件内部的数字控制逻辑,直接连接到栅极驱动器输出(请参阅 图 7-41)。该引脚为外部故障监测提供了一种机制,可通过直接绕过内部控制逻辑来禁用栅极驱动器。当 MCT8329A 在 DRVOFF 引脚上检测到逻辑高电平时,器件会禁用栅极驱动器并将其置于下拉模式(请参阅图 7-42)。栅极驱动器的关断序列如图 7-42 所示。当栅极驱动器启动关断序列后,会为 ISINK 电流应用有源驱动器下拉并持续 tSD_SINK_DIG 时间,之后栅极驱动器进入无源下拉模式。
DRVOFF 引脚拉高不会使器件进入睡眠或待机模式,数字内核仍处于运行状态。DRVOFF 状态在 DRV_OFF 位上报告,并且在引脚状态更改与 DRV_OFF 位状态更新之间有长达 100ms 的延迟。当 DRVOFF 在电机运行期间变为逻辑高电平时,控制器可能会报告电机故障。当 DRVOFF 从高电平拉至低电平时,MCT8329A 执行电机启动序列(在将 DRVOFF 引脚拉至低电平之后有长达 100ms 的延迟),如节 7.3.9所述。