ZHCSIS3E September   2018  – April 2026 DP83869HM

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  WoL（局域网唤醒）数据包检测
        1. 7.3.1.1 魔术包结构
        2. 7.3.1.2 局域网唤醒配置和状态
      2. 7.3.2  IEEE1588 时间戳帧起始检测
        1. 7.3.2.1 SFD 延迟差和确定性
          1. 7.3.2.1.1 引导器模式下的 1000Mb SFD 变化
          2. 7.3.2.1.2 跟随器模式下的 1000Mb SFD 变化
          3. 7.3.2.1.3 100Mb SFD 变化
      3. 7.3.3  时钟输出
      4. 7.3.4  回送模式
        1. 7.3.4.1 近端环回
          1. 7.3.4.1.1 MII 环回
          2. 7.3.4.1.2 PCS 环回
          3. 7.3.4.1.3 数字环回
          4. 7.3.4.1.4 模拟环回
          5. 7.3.4.1.5 外部环回
          6. 7.3.4.1.6 远端（反向）环回
        2.       37
      5. 7.3.5  BIST 配置
      6. 7.3.6  中断
      7. 7.3.7  节能模式
        1. 7.3.7.1 IEEE 断电
        2. 7.3.7.2 主动睡眠
        3. 7.3.7.3 被动睡眠
      8. 7.3.8  镜像模式
      9. 7.3.9  速度优化
      10. 7.3.10 电缆诊断
        1. 7.3.10.1 TDR
      11. 7.3.11 快速链路丢弃
      12. 7.3.12 巨型帧
    4. 7.4 器件功能模式
      1. 7.4.1  铜缆以太网
        1. 7.4.1.1 1000BASE-T
        2. 7.4.1.2 100BASE-TX
        3. 7.4.1.3 10BASE-Te
      2. 7.4.2  光纤以太网
        1. 7.4.2.1 1000BASE-X
        2. 7.4.2.2 100BASE-FX
      3. 7.4.3  串行 GMII (SGMII)
      4. 7.4.4  简化 GMII (RGMII)
        1. 7.4.4.1 1000Mbps 模式运行
        2. 7.4.4.2 1000Mbps 模式定时
        3. 7.4.4.3 10Mbps 和 100Mbps 模式
      5. 7.4.5  媒体独立接口 (MII)
      6. 7.4.6  桥接模式
        1. 7.4.6.1 RGMII 转 SGMII 模式
        2. 7.4.6.2 SGMII 转 RGMII 模式
        3.       67
      7. 7.4.7  媒体转换器模式
      8. 7.4.8  运行模式的寄存器配置
        1. 7.4.8.1 RGMII 转铜缆以太网模式
        2. 7.4.8.2 RGMII 转 1000Base-X 模式
        3. 7.4.8.3 RGMII 转 100Base-FX 模式
        4. 7.4.8.4 RGMII 转 SGMII 桥接模式
        5. 7.4.8.5 1000M 媒体转换器模式
        6. 7.4.8.6 100M 媒体转换器模式
        7. 7.4.8.7 SGMII 转铜缆以太网模式
      9. 7.4.9  串行管理接口
        1. 7.4.9.1 扩展寄存器空间访问
          1. 7.4.9.1.1 读取（无后增量）操作
          2. 7.4.9.1.2 写入（无后增量）操作
      10. 7.4.10 自动协商
        1. 7.4.10.1 速度和双工选择 - 优先级分辨率
        2. 7.4.10.2 引导器和跟随器分辨率
        3. 7.4.10.3 暂停和对称暂停分辨率
        4. 7.4.10.4 下一页支持
        5. 7.4.10.5 并行检测
        6. 7.4.10.6 重启自动协商
        7. 7.4.10.7 启用通过软件自动协商
        8. 7.4.10.8 自动协商完成时间
        9. 7.4.10.9 自动 MDIX 分辨率
    5. 7.5 编程
      1. 7.5.1 搭接配置
        1. 7.5.1.1 PHY 地址配置 (strap)
        2. 7.5.1.2 DP83869HM 功能模式选择配置 (strap)
        3. 7.5.1.3 基于器件模式的 LED 默认配置
        4. 7.5.1.4 RGMII/SGMII 转铜缆配置 (strap)
        5. 7.5.1.5 RGMII 转 1000Base-X 配置 (strap)
        6. 7.5.1.6 RGMII 转 100Base-FX 配置 (strap)
        7. 7.5.1.7 桥接模式 (SGMII-RGMII) 配置 (strap)
        8. 7.5.1.8 100M 媒体转换器搭接
        9. 7.5.1.9 1000M 媒体转换器搭接
      2. 7.5.2 LED 配置
      3. 7.5.3 复位操作
        1. 7.5.3.1 硬件复位
        2. 7.5.3.2 IEEE 软件复位
        3. 7.5.3.3 全局软件复位
        4. 7.5.3.4 全局软件重启
  9. 8 寄存器映射
    1. 8.1 DP83869 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 铜缆以太网典型应用
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 时钟输入
            1. 9.2.1.2.1.1 晶体建议
            2. 9.2.1.2.1.2 外部时钟源建议
            3. 9.2.1.2.1.3 时钟输出 (CLK_OUT) 相位噪声
          2. 9.2.1.2.2 磁性元件要求
            1. 9.2.1.2.2.1 磁性元件连接
        3. 9.2.1.3 应用曲线
      2. 9.2.2 光纤以太网典型以太网
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 收发器连接
        3. 9.2.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 双电源配置
      2. 9.3.2 三电源配置
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
          1. 9.4.1.1.1 MAC 接口布局布线指南
            1. 9.4.1.1.1.1 SGMII 布局指南
            2. 9.4.1.1.1.2 RGMII 布局指南
          2. 9.4.1.1.2 MDI 布局指南
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.4.1.1 信号布线

PCB 布线存在损耗，长布线会降低信号质量。布线必须尽可能短。除非另有说明，否则所有信号布线必须为 50Ω 单端阻抗。差分布线必须为 50Ω、单端和 100Ω 差分。注意阻抗始终保持恒定。阻抗不连续性会产生反射，从而导致 EMI 和信号完整性问题。对于所有信号布线（特别是差分信号对），必须避免出现残桩。请参阅图 9-12。

在差分对内，布线必须相互平行且长度匹配。长度匹配能够最大限度减小延迟差异，避免增加共模噪声和增加 EMI。

长度匹配对 MAC 接口也很重要。对于所有发送信号布线，长度必须相互匹配，对于所有接收信号布线，长度也必须相互匹配。使用 1G 传输速度时，长度匹配容差为 50mil。使用 100/10M 时，长度匹配容差为 100mil。

信号路径不得存在交叉或过孔情形。过孔会导致阻抗不连续情形发生，必须最大限度减少过孔情形。如果可能，在单个层上布线整个布线对。

DP83869HM 在差分信号对中避免残桩图 9-12 在差分信号对中避免残桩

不同层的信号之间至少要有一个返回路径平面，否则不得存在交叉情形。

布线之间的耦合也是一个重要因素。不必要的耦合会导致串扰问题。另一方面，差分对之间必须保持恒定的耦合距离。

为了实现便利和高效的布局过程，首先对关键信号进行布线。