ZHCSIS3E September   2018  – April 2026 DP83869HM

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  WoL（局域网唤醒）数据包检测
        1. 7.3.1.1 魔术包结构
        2. 7.3.1.2 局域网唤醒配置和状态
      2. 7.3.2  IEEE1588 时间戳帧起始检测
        1. 7.3.2.1 SFD 延迟差和确定性
          1. 7.3.2.1.1 引导器模式下的 1000Mb SFD 变化
          2. 7.3.2.1.2 跟随器模式下的 1000Mb SFD 变化
          3. 7.3.2.1.3 100Mb SFD 变化
      3. 7.3.3  时钟输出
      4. 7.3.4  回送模式
        1. 7.3.4.1 近端环回
          1. 7.3.4.1.1 MII 环回
          2. 7.3.4.1.2 PCS 环回
          3. 7.3.4.1.3 数字环回
          4. 7.3.4.1.4 模拟环回
          5. 7.3.4.1.5 外部环回
          6. 7.3.4.1.6 远端（反向）环回
        2.       37
      5. 7.3.5  BIST 配置
      6. 7.3.6  中断
      7. 7.3.7  节能模式
        1. 7.3.7.1 IEEE 断电
        2. 7.3.7.2 主动睡眠
        3. 7.3.7.3 被动睡眠
      8. 7.3.8  镜像模式
      9. 7.3.9  速度优化
      10. 7.3.10 电缆诊断
        1. 7.3.10.1 TDR
      11. 7.3.11 快速链路丢弃
      12. 7.3.12 巨型帧
    4. 7.4 器件功能模式
      1. 7.4.1  铜缆以太网
        1. 7.4.1.1 1000BASE-T
        2. 7.4.1.2 100BASE-TX
        3. 7.4.1.3 10BASE-Te
      2. 7.4.2  光纤以太网
        1. 7.4.2.1 1000BASE-X
        2. 7.4.2.2 100BASE-FX
      3. 7.4.3  串行 GMII (SGMII)
      4. 7.4.4  简化 GMII (RGMII)
        1. 7.4.4.1 1000Mbps 模式运行
        2. 7.4.4.2 1000Mbps 模式定时
        3. 7.4.4.3 10Mbps 和 100Mbps 模式
      5. 7.4.5  媒体独立接口 (MII)
      6. 7.4.6  桥接模式
        1. 7.4.6.1 RGMII 转 SGMII 模式
        2. 7.4.6.2 SGMII 转 RGMII 模式
        3.       67
      7. 7.4.7  媒体转换器模式
      8. 7.4.8  运行模式的寄存器配置
        1. 7.4.8.1 RGMII 转铜缆以太网模式
        2. 7.4.8.2 RGMII 转 1000Base-X 模式
        3. 7.4.8.3 RGMII 转 100Base-FX 模式
        4. 7.4.8.4 RGMII 转 SGMII 桥接模式
        5. 7.4.8.5 1000M 媒体转换器模式
        6. 7.4.8.6 100M 媒体转换器模式
        7. 7.4.8.7 SGMII 转铜缆以太网模式
      9. 7.4.9  串行管理接口
        1. 7.4.9.1 扩展寄存器空间访问
          1. 7.4.9.1.1 读取（无后增量）操作
          2. 7.4.9.1.2 写入（无后增量）操作
      10. 7.4.10 自动协商
        1. 7.4.10.1 速度和双工选择 - 优先级分辨率
        2. 7.4.10.2 引导器和跟随器分辨率
        3. 7.4.10.3 暂停和对称暂停分辨率
        4. 7.4.10.4 下一页支持
        5. 7.4.10.5 并行检测
        6. 7.4.10.6 重启自动协商
        7. 7.4.10.7 启用通过软件自动协商
        8. 7.4.10.8 自动协商完成时间
        9. 7.4.10.9 自动 MDIX 分辨率
    5. 7.5 编程
      1. 7.5.1 搭接配置
        1. 7.5.1.1 PHY 地址配置 (strap)
        2. 7.5.1.2 DP83869HM 功能模式选择配置 (strap)
        3. 7.5.1.3 基于器件模式的 LED 默认配置
        4. 7.5.1.4 RGMII/SGMII 转铜缆配置 (strap)
        5. 7.5.1.5 RGMII 转 1000Base-X 配置 (strap)
        6. 7.5.1.6 RGMII 转 100Base-FX 配置 (strap)
        7. 7.5.1.7 桥接模式 (SGMII-RGMII) 配置 (strap)
        8. 7.5.1.8 100M 媒体转换器搭接
        9. 7.5.1.9 1000M 媒体转换器搭接
      2. 7.5.2 LED 配置
      3. 7.5.3 复位操作
        1. 7.5.3.1 硬件复位
        2. 7.5.3.2 IEEE 软件复位
        3. 7.5.3.3 全局软件复位
        4. 7.5.3.4 全局软件重启
  9. 8 寄存器映射
    1. 8.1 DP83869 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 铜缆以太网典型应用
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 时钟输入
            1. 9.2.1.2.1.1 晶体建议
            2. 9.2.1.2.1.2 外部时钟源建议
            3. 9.2.1.2.1.3 时钟输出 (CLK_OUT) 相位噪声
          2. 9.2.1.2.2 磁性元件要求
            1. 9.2.1.2.2.1 磁性元件连接
        3. 9.2.1.3 应用曲线
      2. 9.2.2 光纤以太网典型以太网
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 收发器连接
        3. 9.2.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 双电源配置
      2. 9.3.2 三电源配置
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
          1. 9.4.1.1.1 MAC 接口布局布线指南
            1. 9.4.1.1.1.1 SGMII 布局指南
            2. 9.4.1.1.1.2 RGMII 布局指南
          2. 9.4.1.1.2 MDI 布局指南
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 引脚配置和功能

DP83869HM RGZ 封装（48 引脚 VQFN）顶视图图 5-1 RGZ 封装
（48 引脚 VQFN）
顶视图
表 5-1 RGZ 封装 (VQFN) 引脚功能
引脚I/O类型说明
编号名称
1TD_P_AI/O模拟差分发送和接收信号
2TD_M_AI/O模拟差分发送和接收信号
3VDDA2P5I电源2.5V 模拟电源 (±5%)。每个引脚均需对地连接 1µF 和 0.1µF 电容。
4TD_P_BI/O模拟差分发送和接收信号
5TD_M_BI/O模拟差分发送和接收信号
6VDD1P1I电源1.1V 数字电源 (±10%)。每个引脚均需对地连接 1µF 和 0.1µF 电容。
7TD_P_CI/O模拟差分发送和接收信号
8TD_M_CI/O模拟差分发送和接收信号
9VDDA2P5I电源2.5V 模拟电源 (±5%)。每个引脚均需对地连接 1µF 和 0.1µF 电容。
10TD_P_DI/O模拟差分发送和接收信号
11TD_M_DI/O模拟差分发送和接收信号
12RBIASI—偏置电阻连接。须从 RBIAS 引脚对地连接一个 11kΩ ±1% 的电阻。
13VDDA1P8_1I电源在双电源模式下，此引脚无需外部电源。不使用时，这些引脚不得连接任何电路。在三电源模式下，可向这些引脚连接外部 1.8V(±5%) 电源。使用外部电源时，每个引脚均需对地连接 1µF 和 0.1µF 电容。
14SONO模拟差分 SGMII 或光纤数据输出：该信号以 SGMII 和光纤模式将数据从 PHY 传输到 MAC、光纤收发器或链路伙伴。该引脚通过 0.1µF 电容器与远处器件进行交流耦合。该引脚提供 LVDS 信号，光收发器应用场景可能需要额外元件。
15SOPO模拟差分 SGMII 或光纤数据输出：该信号以 SGMII 和光纤模式将数据从 PHY 传输到 MAC、光纤收发器或链路伙伴。该引脚通过 0.1µF 电容器与远处器件进行交流耦合。该引脚提供 LVDS 信号，光收发器应用场景可能需要额外元件
16SIPI模拟差分 SGMII 或光纤数据输入：该信号以 SGMII 和光纤模式将数据从 MAC、光纤收发器或链路伙伴传输到 PHY。该引脚通过 0.1µF 电容器与远处器件进行交流耦合。该引脚接收 LVDS 信号，光收发器应用场景可能需要额外元件
17SINI模拟差分 SGMII 或光纤数据输入：该信号以 SGMII 和光纤模式将数据从 MAC、光纤收发器或链路伙伴传输到 PHY。该引脚通过 0.1µF 电容器与远处器件进行交流耦合。该引脚接收 LVDS 信号，光收发器应用场景可能需要额外元件
18VDDIOI电源I/O 电源：1.8V (±5%)、2.5V (±5%) 或 3.3V (±5%)。每个引脚均需对地连接 1µF 和 0.1µF 电容
19XOO时钟晶体振荡器输出：25MHz 晶体的第二接线端。若使用时钟振荡器，则须保持悬空。
20XII时钟晶体振荡器输入：25MHz 振荡器或晶体输入。
21JTAG_CLK/TX_ERIWPUJTAG 测试时钟：符合 IEEE 1149.1 标准的测试时钟输入，所有测试逻辑输入和输出的主时钟源，由测试实体控制。
MII 模式：在 MII 模式下，该引脚配置为 TX_ER 引脚，信号从 MAC 发送至 PHY。该引脚为可选功能引脚。
22JTAG_TDO/GPIO_1O—JTAG 测试数据输出：符合 IEEE 1149.1 标准的测试数据输出引脚，最新测试结果通过 TDO 从器件中扫描输出。
通用 I/O：该信号提供一个多功能可配置 I/O。详情请参见 GPIO_MUX_CTRL 寄存器。
23JTAG_TMSIWPUJTAG 测试模式选择：符合 IEEE 1149.1 标准的测试模式选择引脚，TMS 引脚为 TAP 控制器（16 状态 FSM）提供时序控制，用以选择所需测试指令。TI 建议将 JTAG_TMS 保持高电平并施加 3 个时钟周期以复位 JTAG。
24JTAG_TDI/SDIWPUJTAG 测试数据输入：符合 IEEE 1149.1 标准的测试数据输入引脚，测试数据通过 TDI 扫描输入到器件中。
SD：在 1000Base-X 和 100Base-FX 模式下，该引脚用作信号检测端。SD 为低电平有效引脚。该引脚必须连接到光收发器的信号检测输出。
25TX_D3IWPD发送数据：信号 TX_D[3:0] 在 RGMII 模式和 MII 模式下将 MAC 端数据传输至 PHY 端。数据与发送时钟保持同步。在 RGMII 模式下，GTX_CLK 为发送时钟；在 MII 模式下，TX_CLK 为发送时钟。
26TX_D2IWPD
27TX_D1IWPD
28TX_D0IWPD
29GTX_CLK/TX_CLKI/OWPDRGMII 发送时钟：该连续时钟信号由 MAC 层提供给 PHY。1000Mbps 模式下的标称频率为 125MHz。该引脚在 RGMII 模式下为输入。
MII 发送时钟：在 MII 模式下，该引脚为 100Mbps 速度提供 25MHz 基准时钟，为 10Mbps 速度提供 2.5MHz 基准时钟。该引脚在 MII 模式下为输出。默认情况下该引脚为 GTX_CLK，可通过寄存器配置更改为 TX_CLK。
30VDDIOI电源I/O 电源：1.8V (±5%)、2.5V (±5%) 或 3.3V (±5%)。每个引脚均需对地连接 1µF 和 0.1µF 电容
31VDD1P1I电源1.1V 数字电源 (±10%)。每个引脚均需对地连接 1µF 和 0.1µF 电容。
32RX_CLKOStrap 配置、WPD接收时钟：为不同工作模式提供恢复后的接收时钟：1000Mbps RGMII 模式下为 125MHz。
33RX_D0OStrap 配置、WPD接收数据：信号 RX_D[3:0] 在 RGMII 模式和 MII 模式下将 PHY 端数据传输至 MAC 端。对电缆上接收的符号进行解码，并且与 RX_CLK 同步呈现在该等引脚上。
34RX_D1OStrap 配置、WPD
35RX_D2OStrap 配置、WPD
36RX_D3OStrap 配置、WPD
37TX_CTRL/TX_ENIWPD发送控制：在 RGMII 模式下，TX_CTRL 使用时钟的双沿组合来自 MAC 的发送使能和发送错误信号输入。
TX_EN：在 MII 模式下，该引脚用作 TX_EN。
38RX_CTRL/RX_DVOWPD接收控制：在 RGMII 模式下，接收数据有效信号和接收错误信号合并为 RXDV_ER，利用接收时钟 (RX_CLK) 的上升沿和下降沿进行双边沿传输。
RX_DV：在 MII 模式下，该引脚用作 RX_DV。
39VDD1P1I电源1.1V 数字电源 (±10%)。每个引脚均需对地连接 1µF 和 0.1µF 电容。
40CLK_OUTO时钟时钟输出：输出时钟
41MDIOI/O—管理数据 I/O：双向管理指令/数据信号，可由管理站或 PHY 发出。此开漏引脚需要外接一个 1.5kΩ 上拉电阻。
42MDCI—管理数据时钟：MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送与接收时钟异步。最大时钟速率为 25MHz。没有最低时钟速率。
43RESET_NI—RESET_N：该引脚为低电平有效复位输入，用于初始化或重新初始化 DP83869 的所有内部寄存器。将该引脚置位为低电平（至少 1μs），可强制执行复位过程。该引脚属于 IO 电压域。需在 RESET_N 引脚与地之间串联一个 100Ω 电阻和一个 47µF 电容。
44INT_N/PWDN_NI/O—中断/断电：该引脚的默认功能是断电。
断电：此为低电平有效输入。将该信号置位为低电平可使器件进入断电工作模式。在此模式下，器件会断电并消耗最小功率。可通过管理接口访问寄存器，以配置器件并使其上电。
中断：该中断引脚为开漏、低电平有效输出信号，用于指示已发生中断条件。需通过寄存器访问来确定引起中断的具体事件。TI 建议使用一个连接到 VDDIO 电源的 2.2kΩ 外部电阻。当通过引脚选项禁用寄存器访问时，中断信号将置位 500ms 后自动清零。
45LED_2/GPIO_0I/OStrap 配置、WPDLED_2：属于 VIO 电压域的一部分。
通用 I/O：该信号提供一个多功能可配置 I/O。详情请参见 GPIO_MUX_CTRL 寄存器。
46LED_1/RX_EROStrap 配置、WPDLED_1：属于 VIO 电压域的一部分。
MII 模式：在 MII 模式下，该引脚配置为 RX_ER。该引脚与 RX_CLK 上升沿同步置位为高电平。该引脚为可选功能引脚。
47LED_0OStrap 配置、WPDLED_0：该引脚属于 VDDIO 电压域
48VDDA1P8_2I电源在双电源模式下，此引脚无需外部电源。不使用时，这些引脚不得连接任何电路。在三电源模式下，可向这些引脚连接外部 1.8V(±5%) 电源。使用外部电源时，每个引脚均需对地连接 1µF 和 0.1µF 电容。

引脚功能定义如下：

  • I：输入
  • O：输出
  • I/O：输入/输出
  • Strap 配置：多功能启动配置引脚
  • WPD：弱下拉电阻器（内部）
  • WPU：弱上拉电阻器（内部）
  • 电源：电源引脚
  • 模拟：模拟引脚
表 5-2 引脚状态-1
引脚编号 引脚名称 复位 铜缆模式
MII RGMII SGMII
引脚状态 上拉/高阻态 引脚状态 上拉/高阻态 引脚状态 上拉/高阻态 引脚状态 上拉/高阻态
14 SON O 高阻态 O 高阻态 O 高阻态 O 50Ω
15 SOP O 高阻态 O 高阻态 O 高阻态 O 50Ω
16 SIP I 高阻态 I 高阻态 I 高阻态 I 50Ω
17 SIN I 高阻态 I 高阻态 I 高阻态 I 50Ω
21 JTAG_CLK/TX_ER I PU I PU I PU I PU
22 JTAG_TDO/GPIO_1 I PD O 高阻态 O 高阻态 O 高阻态
23 JTAG_TMS I PU I PU I PU I PU
24 JTAG_TDI/SD I PU I PU I PU I PU
25 TX_D3 I PD I PD I PD I PD
26 TX_D2 I PD I PD I PD I PD
27 TX_D1 I PD I PD I PD I PD
28 TX_D0 I PD I PD I PD I PD
29 GTX_CLK/TX_CLK I PD O PD I PD I PD
32 RX_CLK I PD O 高阻态 O (125MHz) 高阻态 I PD
33 RX_D0 I PD O 高阻态 O 高阻态 I PD
34 RX_D1 I PD O 高阻态 O 高阻态 I PD
35 RX_D2 I PD O 高阻态 O 高阻态 I PD
36 RX_D3 I PD O 高阻态 O 高阻态 I PD
37 TX_CTRL/TX_EN I PD I PD I PD I PD
38 RX_CTRL/RX_DV I PD O 高阻态 O 高阻态 I 高阻态
40 CLK_OUT O (25MHz) 高阻态 O (25MHz) 高阻态 O (25MHz) 高阻态 O (25MHz) 高阻态
41 MDIO I 高阻态 I/O 高阻态 I/O 高阻态 I/O 高阻态
42 MDC I 高阻态 I 高阻态 I 高阻态 I 高阻态
43 RESET_N I PU I PU I PU I PU
44 INT_N/PWDN_N I PU I/O PU/OD-PU I/O PU/OD-PU I/O PU/OD-PU
45 LED_2/GPIO_0 I PD I/O 高阻态 I/O 高阻态 I/O 高阻态
46 LED_1/RX_ER I PD O 高阻态 O 高阻态 O 高阻态
47 LED_0 I PD O 高阻态 O 高阻态 O 高阻态
表 5-3 引脚状态-2
引脚编号引脚名称介质转换器桥接模式
RGMII 转 SGMIISGMII 转 RGMII
引脚状态上拉/高阻态引脚状态上拉/高阻态引脚状态上拉/高阻态
14SONO50ΩO50ΩO50Ω
15SOPO50ΩO50ΩO50Ω
16SIPI50ΩI50ΩI50Ω
17SINI50ΩI50ΩI50Ω
21JTAG_CLK/TX_ERIPUIPUIPU
22JTAG_TDO/GPIO_1O高阻态O高阻态O高阻态
23JTAG_TMSIPUIPUIPU
24JTAG_TDI/SDIPUIPUIPU
25TX_D3IPDIPDIPD
26TX_D2IPDIPDIPD
27TX_D1IPDIPDIPD
28TX_D0IPDIPDIPD
29GTX_CLK/TX_CLKIPDIPDIPD
32RX_CLKIPDO高阻态O高阻态
33RX_D0IPDO高阻态O高阻态
34RX_D1IPDO高阻态O高阻态
36RX_D2IPDO高阻态O高阻态
36RX_D3IPDO高阻态O高阻态
37TX_CTRL/TX_ENIPDIPDIPD
38RX_CTRL/RX_DVIPDO高阻态O高阻态
40CLK_OUTO (25MHz)高阻态O (25MHz)高阻态O (25MHz)高阻态
41MDIOI/O高阻态I/O高阻态I/O高阻态
42MDCI高阻态I高阻态I高阻态
43RESET_NIPUIPUIPU
44INT_N/PWDN_NI/OPU/OD-PUI/OPU/OD-PUI/OPU/OD-PU
45LED_2/GPIO_0I/O高阻态I/O高阻态I/O高阻态
46LED_1/RX_ERO高阻态O高阻态O高阻态
47LED_0O高阻态O高阻态O高阻态
表 5-4 引脚状态-3
引脚编号 引脚名称 IEEE PWDN MII 隔离模式
引脚状态 上拉/高阻态 引脚状态 上拉/高阻态
14 SON O 50Ω O 50Ω
15 SOP O 50Ω O 50Ω
16 SIP I 50Ω I 50Ω
17 SIN I 50Ω I 50Ω
21 JTAG_CLK/TX_ER I/O PU I PU
22 JTAG_TDO/GPIO_1 O 高阻态 O 高阻态
23 JTAG_TMS I PU I PU
24 JTAG_TDI/SD I PU I PU
25 TX_D3 I PD I PD
26 TX_D2 I PD I PD
27 TX_D1 I PD I PD
28 TX_D0 I PD I PD
29 GTX_CLK/TX_CLK I PD I PD
32 RX_CLK O (2.5MHz) 高阻态 I PD
33 RX_D0 O 高阻态 I PD
34 RX_D1 O 高阻态 I PD
36 RX_D2 O 高阻态 I PD
36 RX_D3 O 高阻态 I PD
37 TX_CTRL/TX_EN I PD I PD
38 RX_CTRL/RX_DV O 高阻态 I PD
40 CLK_OUT O (25MHz) 高阻态 O (25MHz) 高阻态
41 MDIO I 高阻态 I 高阻态
42 MDC I 高阻态 I 高阻态
43 RESET_N I PU I PU
44 INT_N/PWDN_N I/O PU/OD-PU I/O PU/OD-PU
45 LED_2/GPIO_0 O 高阻态 O 高阻态
46 LED_1/RX_ER O 高阻态 O 高阻态
47 LED_0 O 高阻态 O 高阻态

注意：将高阻态引脚保持悬空或 NC。如需连接，可通过 10kΩ 下拉电阻将高阻态引脚接地。