ZHCSKM7I December   2019  – August 2025 DP83826E , DP83826I

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 模式比较表
  6. 5 引脚配置和功能（增强模式）
  7. 6 引脚配置和功能（基本模式）
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 时序要求
    7. 7.7 时序图
    8. 7.8 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  自动协商（速度/双工选择）
      2. 8.3.2  自动 MDIX 分辨率
      3. 8.3.3  节能以太网
        1. 8.3.3.1 EEE 概述
        2. 8.3.3.2 EEE 协商
      4. 8.3.4  旧 MAC 的 EEE 不支持 802.3az
      5. 8.3.5  局域网唤醒数据包检测
        1. 8.3.5.1 魔术包结构
        2. 8.3.5.2 魔术包示例
        3. 8.3.5.3 局域网唤醒配置和状态
      6. 8.3.6  低功耗模式
        1. 8.3.6.1 主动睡眠
        2. 8.3.6.2 IEEE 断电
        3. 8.3.6.3 深度断电状态
      7. 8.3.7  RMII 中继器模式
      8. 8.3.8  时钟输出
      9. 8.3.9  媒体独立接口 (MII)
      10. 8.3.10 简化媒体独立接口 (RMII)
      11. 8.3.11 串行管理接口
        1. 8.3.11.1 扩展寄存器空间访问
        2. 8.3.11.2 写入地址操作
        3. 8.3.11.3 读取地址操作
        4. 8.3.11.4 写入（无后增量）操作
        5. 8.3.11.5 读取（无后增量）操作
        6. 8.3.11.6 示例写入操作（无后增量）
      12. 8.3.12 100BASE-TX
        1. 8.3.12.1 100BASE-TX 变送器
          1. 8.3.12.1.1 代码组编码和注入
          2. 8.3.12.1.2 扰频器
          3. 8.3.12.1.3 NRZ 到 NRZI 编码器
          4. 8.3.12.1.4 二进制到 MLT-3 转换器
        2. 8.3.12.2 100BASE-TX 接收器
      13. 8.3.13 10BASE-Te
        1. 8.3.13.1 静噪
        2. 8.3.13.2 正常链路脉冲检测和生成
        3. 8.3.13.3 Jabber
        4. 8.3.13.4 工作链路链极性检测和校正
      14. 8.3.14 环回模式
        1. 8.3.14.1 近端环回
        2. 8.3.14.2 MII 环回
        3. 8.3.14.3 PCS 环回
        4. 8.3.14.4 数字环回
        5. 8.3.14.5 模拟环回
        6. 8.3.14.6 远端（反向）环回
      15. 8.3.15 BIST 配置
      16. 8.3.16 电缆诊断
        1. 8.3.16.1 时域反射法 (TDR)
      17. 8.3.17 快速链路丢失功能
      18. 8.3.18 LED 和 GPIO 配置
    4. 8.4 编程
      1. 8.4.1 硬件自举配置
        1. 8.4.1.1 自举配置（增强模式）
        2. 8.4.1.2 Strap 配置（基本模式）
    5. 8.5 寄存器映射
      1. 8.5.1 DP83826 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 双绞线接口 (TPI) 网络电路
      2. 9.2.2 变压器推荐
      3. 9.2.3 电容直流阻断
      4. 9.2.4 设计要求
        1. 9.2.4.1 时钟要求
          1. 9.2.4.1.1 振荡器
          2. 9.2.4.1.2 晶体
      5. 9.2.5 详细设计过程
        1. 9.2.5.1 MII 布局指南
        2. 9.2.5.2 RMII 布局指南
        3. 9.2.5.3 MDI 布局指南
      6. 9.2.6 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
          1. 9.4.1.5.1 布局示例
  11. 10器件和文档支持
    1. 10.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6 引脚配置和功能（基本模式）

基本模式是 DP83826 在启动时可配置的两种模式之一。该模式允许 DP83826 支持所有标准以太网应用，并匹配当今许多应用中使用的通用引脚配置。要将 DP83826 配置为基本模式，请将 ModeSelect（引脚 1）短接至 GND。

图 6-1 RHB 封装
32 引脚 QFN
（俯视图）
表 6-1 引脚功能（基本模式）
引脚类型(1)说明
名称否
ModeSelect1复位：I，PU 激活：I，PU该引脚选择工作模式：基本模式或增强模式。此引脚应短接至 GND，以将 DP83826 配置为基本模式。对于增强模式，该引脚应保持 NC 或通过电阻器上拉至 VDDIO。
CEXT2A外部电容器：通过一个 2nF 电容器将 CEXT 引脚连接至 GND。
VDDA3V33电源输入模拟电源：3.3V。有关去耦电容器要求，请参阅数据表的电源相关建议部分。
RD_M4A差分接收输入 (PMD)：该等差分输入可自动配置为接受 10BASE-Te 或 100BASE-TX 特定信令模式。
RD_P5A
TD_M6A差分发送输出 (PMD)：对于该等差分输出，会根据为 PHY 选择的配置，自动配置为 10BASE-Te 或 100BASE-TX 信令模式。
TD_P7A
XO8A晶体输出：基准时钟输出。XO 引脚仅用于晶振。CMOS 电平振荡器与 XI 相连时，保持该引脚为悬空。
XI/50MHzIn9A晶体或振荡器输入时钟：

MII 模式或 RMII 主模式：25MHz ± 50ppm 容差晶体或振荡器时钟。

RMII 从模式：50MHz ± 50ppm 容差 CMOS 级振荡器时钟。

RBIAS10A偏置电阻：RBIAS 值 6.49kΩ 1%精度接地。
MDIO11复位：I，PU 激活：I/O，PU管理数据 I/O：双向管理数据信号，可由管理站或 PHY 提供。该引脚具有 10kΩ 的内部上拉电阻。如果需要，可以添加一个外部上拉电阻器。
MDC12复位：I，PD 激活：I，PD管理数据时钟：MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送与接收时钟异步。最大时钟速率为 25MHz。没有最低时钟速率。
RX_D313复位：I，PU 激活：O

Strap7

接收数据：对电缆上接收的符号进行解码并呈现到这些引脚上（与 RX_CLK 的上升沿同步）。且在 RX_DV 置位时包含有效数据。在 MII 模式下会接收半字节 RX_D[3:0]。在 RMII 模式下会接收 2 位 RX_D[1:0]。
RX_D214复位：I，PD 激活：O

Strap8

RX_D115复位：I，PD 激活：O

Strap9

RX_D016复位：I，PU 激活：O

Strap0

VDDIO17电源I/O 电源电压：3.3V 或 1.8V。有关去耦电容器要求，请参阅数据表的电源相关建议部分。
RX_DV/ CRS_DV18复位：I，PD 激活：O

Strap10

接收数据有效：该引脚表示 MII 模式的 RX_D[3:0] 上和 RMII 模式的 RX_D[1:0] 上存在有效数据。在 MII 模式下，该引脚用作 RX_DV。在 RMII 模式下，该引脚用作 CRS_DV，并整合了 RMII 载波和接收数据有效指示功能。
RX_CLK/ 50MHz_RMII19复位：I，PD 激活：OMII 接收时钟：MII 接收时钟提供速度为 100Mbps 的 25MHz 基准时钟和速度为 10Mbps 的 2.5MHz 基准时钟，该时钟源自接收的数据流。

在 RMII 主模式下，这提供 50MHz 基准时钟。在 RMII 从模式下，该引脚未被使用，仍然为输入/PD。

RX_ER20复位：I，PD 激活：O

Strap6

接收错误：该引脚指示在 MII 和 RMII 模式下接收到的数据包中检测到错误符号。在 MII 模式下，RX_ER 与 RX_CLK 的上升沿同步置为高电平。在 RMII 模式下，RX_ER 与基准时钟的上升沿同步置为高电平。对于每个接收错误，包括空闲期间的错误，RX_ER 均被置为高电平。
INT21复位：I，PU；激活：O，PU中断：该引脚在发生中断时置位为低电平。该引脚具有带弱内部上拉电阻 (9.5kΩ) 的开漏输出。某些应用需要外部 PU 电阻。
TX_CLK22复位：I，PD 激活：O

Strap5

MII 发送时钟：MII 发送时钟提供速度为 100Mbps 的 25MHz 基准时钟，以及速度为 10Mbps 的 2.5MHz 基准时钟。请注意，在 MII 模式下，该时钟具有以基准时钟为基准的恒定相位。需要这种恒定相位的应用可以使用此功能。在 RMII 模式下未使用。
TX_EN23复位：I，PD 激活：I，PD发送使能：TX_EN 出现在 TX_CLK 的上升沿。TX_EN 表示在 MII 模式下的 TX_D[3:0] 上和 RMII 模式下的 TX_D[1:0] 上存在有效数据输入。TX_EN 是高电平有效信号。
TX_D024复位：I，PD 激活：I，PD发送数据：

在 MII 模式下，从 MAC 接收的发送数据半字节与 TX_CLK 的上升沿同步。

在 RMII 模式下，从 MAC 接收的 TX_D[1:0] 与基准时钟上升沿同步。

TX_D125复位：I，PD 激活：I，PD
TX_D226复位：I，PD 激活：I，PD
TX_D327复位：I，PD 激活：I，PD
COL28复位：I，PD 激活：O

Strap4

碰撞检测：

在 MII 模式下：对于全双工模式，这个引脚一直为低电平。在半双工模式下，只有当发送和接收介质都非空闲时，此引脚才置为高电平。

在 RMII 模式下，该引脚不使用。

CRS29复位：I，PD 激活：O

Strap3

载波侦听：

在 MII 模式下，当接收或发送介质非空闲时，该引脚置为高电平。

载波侦听或接收数据有效：在 RMII 模式下，该引脚不使用。

LED030复位：I，PU 激活：O

Strap2

LED0：除了指示链路状态以外，LED 还能够指示发送与接收活动。当链路正常时，LED 亮起。当发送器或接收器处于活动状态时，LED 将闪烁。

LED 极性固定为低电平有效。如果需要外部下拉电阻用于搭接目的，则需要调整搭接和 LED 串联电阻，以便 LED 和搭接能够正确运行。有关更多详细信息，请参阅 LED 部分：

LED1/TX_ER31复位：I，PU 激活：O

Strap1

LED1：默认情况下，该引脚用作 LED1。当链路速率为 100Mbps 时，LED 亮起。如果链路速率为 10Mbps 或无链路，则 LED 保持熄灭。该引脚可以通过寄存器配置来配置为 TX_ER。

LED 极性固定为低电平有效。如果需要外部下拉电阻用于搭接目的，则需要调整搭接和 LED 串联电阻，以便 LED 和搭接能够正确运行。有关更多详细信息，请参阅 LED 部分：

RST_N32复位：I，PU 激活：I，PU复位为低电平：RST_N 引脚是低电平有效复位输入。将该引脚置位为低电平（至少 25μs），可强制执行复位过程。启动复位会引起对配置 (strap) 引脚的重新扫描，并会将 PHY 的所有内部寄存器复位为默认值。
(1) I =输入，O =输出，I/O =输入/输出，A =模拟，PU 或 PD =内部上拉或下拉：硬件自举配置