ZHCSI46D
April 2018 – March 2026
DLPC3470
PRODUCTION DATA
1
1
特性
2
应用
3
说明
4
引脚配置和功能
5
规格
5.1
绝对最大额定值
5.2
ESD 等级
5.3
建议运行条件
5.4
热性能信息
5.5
电源电气特性
5.6
引脚电气特性
5.7
内部上拉和下拉电气特性
5.8
DMD SubLVDS 接口电气特性
5.9
DMD 低速接口电气特性
5.10
系统振荡器时序要求
5.11
电源和复位时序要求
5.12
并行接口帧时序要求
5.13
并行接口一般时序要求
5.14
BT656 接口一般时序要求
5.15
闪存接口时序要求
5.16
其他时序要求
5.17
DMD Sub-LVDS 接口开关特性
5.18
DMD 停止开关特性
5.19
芯片组元件使用规格
6
详细说明
6.1
概述
6.2
功能方框图
6.3
特性说明
6.3.1
输入源
6.3.1.1
支持的分辨率和帧速率
6.3.1.2
3D 显示
6.3.1.3
并行接口
6.3.1.3.1
PDATA 总线 — 并行接口位映射模式
6.3.2
图形显示
6.3.2.1
外部图形模式
6.3.2.1.1
8 位单色图形
6.3.2.1.2
1 位单色图形
6.3.2.2
内部图形模式
6.3.2.2.1
自由运行模式
6.3.2.2.2
触发模式
6.3.3
器件启动
6.3.4
SPI 闪存
6.3.4.1
SPI 闪存接口
6.3.4.2
SPI 闪存编程
6.3.5
I2C 接口
6.3.6
内容自适应照明控制 (CAIC)
6.3.7
局部亮度增强 (LABB)
6.3.8
3D 眼镜操作
6.3.9
测试点支持
6.3.10
DMD 接口
6.3.10.1
SubLVDS (HS) 接口
6.4
器件功能模式
6.5
编程
7
应用和实施
7.1
应用信息
7.2
典型应用
7.2.1
用于 3D 深度扫描的图形投影仪
7.2.1.1
设计要求
7.2.1.2
详细设计过程
7.2.1.3
应用曲线
7.2.2
具有内部流模式的图形投影仪
7.2.2.1
设计要求
7.2.2.2
详细设计过程
7.2.2.3
应用曲线
8
电源相关建议
8.1
PLL 设计注意事项
8.2
系统上电和断电序列
8.3
加电初始化序列
8.4
DMD 快速停止控制 (PARKZ)
8.5
热插拔 I/O 的用途
9
布局
9.1
布局指南
9.1.1
PLL 电源布局
9.1.2
参考时钟布局
9.1.2.1
建议的晶体振荡器配置
9.1.3
未使用的引脚
9.1.4
DMD 控制和 Sub-LVDS 信号
9.1.5
层变更
9.1.6
残桩
9.1.7
端接
9.1.8
布线过孔
9.1.9
散热注意事项
9.2
布局示例
10
器件和文档支持
10.1
器件支持
10.1.1
第三方产品免责声明
10.1.2
器件命名规则
10.1.2.1
器件标识
10.1.3
视频时序参数定义
10.2
相关文档
10.3
接收文档更新通知
10.4
支持资源
10.5
商标
10.6
静电放电警告
10.7
术语表
11
修订历史记录
12
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
ZEZ|201
MPBGAK7
散热焊盘机械数据 (封装 | 引脚)
订购信息
zhcsi46d_oa
10.1.3
视频时序参数定义
有关可视化描述,请参阅
图 10-1
。
每帧有效扫描行数 (ALPF)
定义包含可显示数据的一个帧中的线数量。ALPF 是 TLPF 的一个子集。
每行有效像素 (APPL)
定义包含可显示数据的一行中的像素时钟数量。APPL 是 TPPL 的一个子集。
水平后沿 (HBP) 消隐
定义水平同步活动边缘之后但第一个活动像素之前的空白像素时钟数。
水平前沿 (HFP) 消隐
定义最后一个活动像素之后但在水平同步之前的空白像素时钟数。
水平同步(HS 或 Hsync)
定义水平间隔(行)开始的时序基准点。HS 信号的有效边沿定义绝对基准点。有效边沿(源定义的上升沿或下降沿)是测量所有水平消隐参数的基准。
每帧总行数 (TLPF)
每帧有效及无效行的总数;定义垂直周期(或帧时间)。
每行总像素 (TPPL)
每行有效和无效像素时钟的总数;定义水平线周期,以像素时钟为单位。
垂直同步(VS 或 Vsync)
定义垂直间隔(帧)开始的时序基准点。这个绝对基准点由 VS 信号的有效边沿定义。有效边沿(源定义的上升沿或下降沿)是测量所有垂直消隐参数的基准。
垂直后沿 (VBP) 消隐
定义垂直同步有效边沿之后,第一个有效行之前的消隐行数。
垂直前沿 (VFP) 消隐
定义最后一个有效行之后,垂直同步有效边沿之前的消隐行数。
图 10-1
参数定义