ZHCSYD0A February   2010  – May 2025 CDCE949-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  热阻特性
    4. 5.4  建议运行条件
    5. 5.5  建议的晶体/VCXO 规格
    6. 5.6  EEPROM 规格
    7. 5.7  电气特性
    8. 5.8  时序要求
      1. 5.8.1 CLK_IN 时序要求
      2. 5.8.2 SDA/SCL 时序要求
    9. 5.9  时序图
      1. 5.9.1 针对 SDA/SCL 串行控制接口的时序图
    10. 5.10 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制终端配置
      2. 7.3.2 默认器件设置
      3. 7.3.3 SDA/SCL 串行接口
      4. 7.3.4 数据协议
      5. 7.3.5 PLL 倍频器/分频器定义
    4. 7.4 器件功能模式
      1. 7.4.1 SDA/SCL 硬件接口
    5. 7.5 编程
      1. 7.5.1 一般编程序列
      2. 7.5.2 字节写入编程序列
      3. 7.5.3 字节读取编程序列
      4. 7.5.4 块写入编程序列
      5. 7.5.5 块读取编程序列
  9. 8 寄存器映射
    1. 8.1 SDA 和 SCL 寄存器
    2. 8.2 配置寄存器
      1. 8.2.1 通用配置寄存器
      2. 8.2.2 PLL1 配置寄存器
      3. 8.2.3 PLL2 配置寄存器
      4. 8.2.4 PLL3 配置寄存器
      5. 8.2.5 PLL4 配置寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 扩频时钟 (SSC)
        2. 9.2.2.2 PLL 频率规划
        3. 9.2.2.3 晶体振荡器启动
        4. 9.2.2.4 通过晶体振荡器上拉下拉进行频率调节
        5. 9.2.2.5 未使用的输入和输出
        6. 9.2.2.6 在 XO 和 VCXO 模式之间切换
      3. 9.2.3 应用性能曲线图
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2.1 通用配置寄存器

表 8-3 通用配置寄存器
偏移(1) 位(2) 首字母缩写词 默认值(3) 说明
00h 7 E_EL xb 器件标识（只读）：1 表示 CDCE949 (3.3V)，0 表示 CDCEL949 (1.8V)
6:4 RID Xb 修订标识号（只读）
3:0 VID 1h 供应商标识号（只读）
01h 7 – 0b 保留 - 始终写入 0
6 EEPIP 0b EEPROM 编程状态(4)：（只读） 0 – EEPROM 编程完成
1 – EEPROM 处于编程模式
5 EELOCK 0b 永久锁定 EEPROM 数据(5)： 0 – EEPROM 未锁定
1 – EEPROM 永久锁定
4 PWDN 0b 器件断电（覆盖 S0/S1/S2 设置；配置寄存器设置保持不变）
注意：EEPROM 中的 PWDN 不能设为 1。
0 – 器件处于运行状态（启用所有 PLL 和所有输出）
1 – 器件断电（所有 PLL 处于断电状态，所有输出处于三态）
3:2 INCLK 00b 输入时钟选择： 00 – X-tal
01 – VCXO		 10 – LVCMOS
11 – 保留
1:0 I2C_ADR 00b 目标接收器地址的可编程地址位 A0 和 A1
02h 7 M1 1b 输出 Y1 的时钟源选择： 0 – 输入时钟
1 – PLL1 时钟
6 SPICON 0b 引脚 22/23 的运行模式选择(6)
0 – 串行编程接口 SDA（引脚 23）和 SCL（引脚 22）
1 – 控制引脚 S1（引脚 23）和 S2（引脚 22）
5:4 Y1_ST1 11b Y1-State0/1 定义（适用于 Y1_ST1 和 Y1_ST0）
3:2 Y1_ST0 01b 00 – 器件断电（所有 PLL 处于断电状态且所有输出处于三态）
01 – Y1 禁用且输出处于三态
10 – Y1 禁用且输出为低电平
11 – Y1 启用（正常运行）
1:0 Pdiv1 [9:8] 001h 10 位 Y1 输出分频器 Pdiv1： 0 – 分频器复位和待机
1 至 1023 – 分频器值
03h 7:0 Pdiv1 [7:0]
04h 7 Y1_7 0b Y1_x 状态选择(7)
6 Y1_6 0b 0 – State0（按 Y1-State0 定义 [Y1_ST0] 预定义）
1 – State1（按 Y1-State1 定义 [Y1_ST1] 预定义）
5 Y1_5 0b
4 Y1_4 0b
3 Y1_3 0b
2 Y1_2 0b
1 Y1_1 1b
0 Y1_0 0b
05h 7:3 XCSEL 0Ah 晶体负载电容器选择(8)： 00h → 0pF
01h → 1pF
02h → 2pF
14h 至 1Fh → 20pF		 CDCE949-Q1
2:0 — 0b 保留 - 请勿写入 0 以外的数字
06h 7:1 BCOUNT 50h 7 位字节计数（定义下一次块读取传输时从该器件发送的字节数；必须读取所有字节才能正确完成读取周期。）
0 EEWRITE 0b 启动 EEPROM 写入周期(4)(9)
0 – 无 EEPROM 写入周期
1 – 启动 EEPROM 写入周期（内部配置寄存器保存至 EEPROM）
07h-0Fh — — 0h 保留 - 请勿写入 0 以外的数字
(1) 写入‘50h’以上的数据会对器件功能产生不利影响。
(2) 所有数据传输均遵循 MSB 优先原则。
(3) 除非使用自定义设置。
(4) 在 EEPROM 编程期间，在编程序列完成之前，不允许使用 SDA/SCL 总线向器件发送任何数据。但是，可以在编程序列期间读取数据（字节读取或块读取）。
(5) 如果该位在 EEPROM 中设置为高电平，则 EEPROM 中的实际数据将永久锁定，并且无法进一步编程。但是，仍可以使用 SDA/SCL 总线将数据写入内部寄存器，以动态更改器件功能。但新数据无法再保存到 EEPROM。EELOCK 仅在写入 EEPROM 时有效
(6) 只有在写入 EEPROM 时，控制引脚的选择才有效。一旦写入 EEPROM，串行编程引脚将不再可用。但是，如果 VDDOUT 被强制设为 GND，则两个控制引脚 S1 和 S2 将暂时用作串行编程引脚 (SDA/SCL)，并且两个目标接收器地址位复位为 A0 = 0 和 A1 = 0。
(7) 这些位属于控制终端寄存器。用户最多可以预定义八种不同的控制设置。然后，可通过外部控制引脚 S0、S1 和 S2 选择这些设置。
(8) 要实现最佳的时钟性能，必须使用内部负载电容器（C1、C2）。外部电容器仅用于对 CL 进行少量 pF 的微调。对于 0pF 至 20pF 的总晶体负载范围，可以 1pF 的分辨率对 CL 值进行编程。如果 CL > 20pF，请使用额外的外部电容器。此外，必须考虑器件输入电容；这会在所选的 CL 基础上增加 1.5pF (6pF//2pF)。有关 VCXO 配置和晶体建议的更多信息，请参阅应用说明 SCAA085
(9) 注意：EEPROM 写入位必须最后发送。这样可以验证所有内部寄存器的内容都已被写入 EEPROM。EEWRITE 周期由 EEWRITE 位的上升沿启动。静态高电平不会触发 EEPROM 写入周期。编程完成后，EEWRITE 位必须复位为低电平。可以读取 EEPIP 来监控编程状态。如果 EELOCK 设为高电平，则无法进行 EEPROM 编程。