ZHCSKT8C February   2020  – December 2024 CC3235MODAS , CC3235MODASF , CC3235MODS , CC3235MODSF

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
    1. 5.1 相关产品
  7. 6 引脚配置和功能
    1. 6.1 CC3235MODx 和 CC3235MODAx 引脚图
    2. 6.2 引脚属性和引脚多路复用
      1. 6.2.1 模块引脚说明
    3. 6.3 信号说明
    4. 6.4 模拟和数字多路复用引脚的驱动强度和复位状态
    5. 6.5 芯片上电后、复位释放之前的焊盘状态
    6. 6.6 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  电流消耗（CC3235MODS 和 CC3235MODAS）
      1.      21
      2.      22
    5. 7.5  电流消耗（CC3235MODSF 和 CC3235MODASF）
      1.      24
      2.      25
    6. 7.6  2.4GHz 频带的 TX 功率控制
    7. 7.7  5GHz 的 TX 功率控制
    8. 7.8  欠压和断电条件
    9. 7.9  GPIO 引脚的电气特性
      1. 7.9.1 引脚内部上拉和下拉电气特性 (25°C)
    10. 7.10 CC3235MODAx 天线特性
    11. 7.11 WLAN 接收器特性
      1.      33
      2.      34
    12. 7.12 WLAN 发送器特性
      1.      36
      2.      37
    13. 7.13 BLE 与 WLAN 共存要求
    14. 7.14 复位要求
    15. 7.15 MOB 和 MON 封装的热阻特性
    16. 7.16 时序和开关特性
      1. 7.16.1 上电时序
      2. 7.16.2 下电时序
      3. 7.16.3 器件复位
      4. 7.16.4 从休眠时序中唤醒
      5. 7.16.5 外设时序
        1. 7.16.5.1  SPI
          1. 7.16.5.1.1 SPI 主模式
          2. 7.16.5.1.2 SPI 从模式
        2. 7.16.5.2  I2S
          1. 7.16.5.2.1 I2S 发送模式
          2. 7.16.5.2.2 I2S 接收模式
        3. 7.16.5.3  GPIO
          1. 7.16.5.3.1 GPIO 输入转换时间参数
        4. 7.16.5.4  I2C
        5. 7.16.5.5  IEEE 1149.1 JTAG
        6. 7.16.5.6  ADC
        7. 7.16.5.7  摄像头并行端口
        8. 7.16.5.8  UART
        9. 7.16.5.9  外部闪存接口
        10. 7.16.5.10 SD 主机
        11. 7.16.5.11 计时器
  9. 8 详细说明
    1. 8.1  概述
    2. 8.2  功能方框图
    3. 8.3  Arm Cortex-M4 处理器内核子系统
    4. 8.4  Wi-Fi 网络处理器子系统
      1. 8.4.1 WLAN
      2. 8.4.2 网络堆栈
    5. 8.5  安全性
    6. 8.6  FIPS 140-2 1 级认证
    7. 8.7  电源管理子系统
      1. 8.7.1 VBAT 宽电压连接
    8. 8.8  低功耗工作模式
    9. 8.9  存储器
      1. 8.9.1 内部存储器
        1. 8.9.1.1 SRAM
        2. 8.9.1.2 ROM
        3. 8.9.1.3 闪存存储器
        4. 8.9.1.4 存储器映射
    10. 8.10 恢复出厂默认配置
    11. 8.11 引导模式
      1. 8.11.1 引导模式列表
    12. 8.12 无主机模式
    13. 8.13 器件资格认证
      1. 8.13.1 FCC 认证和声明
      2. 8.13.2 IC/ISED 认证和声明
      3. 8.13.3 ETSI/CE 认证
      4. 8.13.4 MIC 认证
    14. 8.14 模块标识
    15. 8.15 终端产品标示
    16. 8.16 面向最终用户的手册信息
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 与 BLE/2.4GHz 无线电共存
      2. 9.1.2 天线选择（仅限 CC3235MODx）
      3. 9.1.3 典型应用原理图 (CC3235MODx)
      4. 9.1.4 典型应用原理图 (CC3235MODAx)
    2. 9.2 器件连接和布局基本准则
      1. 9.2.1 电源去耦和大容量电容
      2. 9.2.2 复位
      3. 9.2.3 未使用的引脚
    3. 9.3 PCB 布局指南
      1. 9.3.1 总体布局建议
      2. 9.3.2 CC3235MODx 射频布局建议
        1. 9.3.2.1 天线放置和布线
        2. 9.3.2.2 传输线注意事项
      3. 9.3.3 CC3235MODAx 射频布局建议
  11. 10环境要求和 SMT 规格
    1. 10.1 PCB 折弯
    2. 10.2 操作环境
      1. 10.2.1 端子
      2. 10.2.2 下降
    3. 10.3 贮存条件
      1. 10.3.1 打开防潮袋前
      2. 10.3.2 防潮袋打开
    4. 10.4 PCB 组装指南
      1. 10.4.1 PCB 焊盘图案和散热过孔
      2. 10.4.2 SMT 组装建议
      3. 10.4.3 PCB 表面光洁度要求
      4. 10.4.4 焊接模板
      5. 10.4.5 封装布局
      6. 10.4.6 焊点检查
      7. 10.4.7 返修和更换
      8. 10.4.8 焊点空隙
    5. 10.5 烘烤条件
    6. 10.6 回流焊条件
  12. 11器件和文档支持
    1. 11.1 开发工具和软件
    2. 11.2 固件更新
    3. 11.3 器件命名规则
    4. 11.4 文档支持
    5. 11.5 相关链接
    6. 11.6 支持资源
    7. 11.7 商标
    8. 11.8 静电放电警告
    9. 11.9 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 机械、焊盘和焊锡膏制图
    2. 13.2 封装选项附录
      1. 13.2.1 封装信息
      2. 13.2.2 卷带包装信息
      3. 13.2.3 CC3235MODx 卷带规格
      4. 13.2.4 CC3235MODAx 卷带规格

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • MOB|63
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3 Arm Cortex-M4 处理器内核子系统

高性能 Arm Cortex-M4 处理器是一个低成本平台，可满足减少存储器和引脚数以及降低功耗的需求，同时提供出色的计算性能和系统中断响应能力。

  • Cortex-M4 内核的低延迟中断处理具有以下特性：
    • 32 位 Arm Thumb® 指令集针对嵌入式应用进行了优化
    • 处理程序和线程模式
    • 在进入和退出期间处理器状态自动保存和恢复，实现低延迟中断处理
    • 支持 ARMv6 未对齐的访问
  • 嵌套矢量中断控制器 (NVIC) 与处理器内核紧密集成，可实现低延迟中断处理。NVIC 包含以下特性：
    • 可配置的优先级位（从 3 到 8）
    • 动态重设中断优先级
    • 优先级分组，支持选择优先中断级别和非优先中断级别
    • 支持尾链和中断延迟到达，执行背对背中断处理时，两次中断之间无状态保存和恢复开销
    • 中断到达时自动保存处理器状态，中断退出时恢复，无指令开销
    • 唤醒中断控制器 (WIC) 提供超低功耗睡眠模式支持
  • 总线接口：
    • 先进的高性能总线 (AHB-Lite) 接口：系统总线接口
    • 对存储器和部分外设的位段支持，包含原子位段写入和读取操作
  • 低成本调试解决方案的特性：
    • 对系统中所有存储器和寄存器进行调试访问，包括对存储器映射器件的访问，内核暂停时对内部内核寄存器的访问和在 SYSRESETn 置位时对调试控制寄存器的访问
    • 串行线调试端口 (SW-DP) 或串行线 JTAG 调试端口 (SWJ-DP) 调试访问
    • 闪存补丁和断点 (FPB) 单元，可实施断点和代码补丁