ZHCSKT8C February   2020  – December 2024 CC3235MODAS , CC3235MODASF , CC3235MODS , CC3235MODSF

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 功能方框图
  6. 器件比较
    1. 5.1 相关产品
  7. 引脚配置和功能
    1. 6.1 CC3235MODx 和 CC3235MODAx 引脚图
    2. 6.2 引脚属性和引脚多路复用
      1. 6.2.1 模块引脚说明
    3. 6.3 信号说明
    4. 6.4 模拟和数字多路复用引脚的驱动强度和复位状态
    5. 6.5 芯片上电后、复位释放之前的焊盘状态
    6. 6.6 未使用引脚的连接
  8. 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  电流消耗(CC3235MODS 和 CC3235MODAS)
      1.      21
      2.      22
    5. 7.5  电流消耗(CC3235MODSF 和 CC3235MODASF)
      1.      24
      2.      25
    6. 7.6  2.4GHz 频带的 TX 功率控制
    7. 7.7  5GHz 的 TX 功率控制
    8. 7.8  欠压和断电条件
    9. 7.9  GPIO 引脚的电气特性
      1. 7.9.1 引脚内部上拉和下拉电气特性 (25°C)
    10. 7.10 CC3235MODAx 天线特性
    11. 7.11 WLAN 接收器特性
      1.      33
      2.      34
    12. 7.12 WLAN 发送器特性
      1.      36
      2.      37
    13. 7.13 BLE 与 WLAN 共存要求
    14. 7.14 复位要求
    15. 7.15 MOB 和 MON 封装的热阻特性
    16. 7.16 时序和开关特性
      1. 7.16.1 上电时序
      2. 7.16.2 下电时序
      3. 7.16.3 器件复位
      4. 7.16.4 从休眠时序中唤醒
      5. 7.16.5 外设时序
        1. 7.16.5.1  SPI
          1. 7.16.5.1.1 SPI 主模式
          2. 7.16.5.1.2 SPI 从模式
        2. 7.16.5.2  I2S
          1. 7.16.5.2.1 I2S 发送模式
          2. 7.16.5.2.2 I2S 接收模式
        3. 7.16.5.3  GPIO
          1. 7.16.5.3.1 GPIO 输入转换时间参数
        4. 7.16.5.4  I2C
        5. 7.16.5.5  IEEE 1149.1 JTAG
        6. 7.16.5.6  ADC
        7. 7.16.5.7  摄像头并行端口
        8. 7.16.5.8  UART
        9. 7.16.5.9  外部闪存接口
        10. 7.16.5.10 SD 主机
        11. 7.16.5.11 计时器
  9. 详细说明
    1. 8.1  概述
    2. 8.2  功能方框图
    3. 8.3  Arm Cortex-M4 处理器内核子系统
    4. 8.4  Wi-Fi 网络处理器子系统
      1. 8.4.1 WLAN
      2. 8.4.2 网络堆栈
    5. 8.5  安全性
    6. 8.6  FIPS 140-2 1 级认证
    7. 8.7  电源管理子系统
      1. 8.7.1 VBAT 宽电压连接
    8. 8.8  低功耗工作模式
    9. 8.9  存储器
      1. 8.9.1 内部存储器
        1. 8.9.1.1 SRAM
        2. 8.9.1.2 ROM
        3. 8.9.1.3 闪存存储器
        4. 8.9.1.4 存储器映射
    10. 8.10 恢复出厂默认配置
    11. 8.11 引导模式
      1. 8.11.1 引导模式列表
    12. 8.12 无主机模式
    13. 8.13 器件资格认证
      1. 8.13.1 FCC 认证和声明
      2. 8.13.2 IC/ISED 认证和声明
      3. 8.13.3 ETSI/CE 认证
      4. 8.13.4 MIC 认证
    14. 8.14 模块标识
    15. 8.15 终端产品标示
    16. 8.16 面向最终用户的手册信息
  10. 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 与 BLE/2.4GHz 无线电共存
      2. 9.1.2 天线选择(仅限 CC3235MODx)
      3. 9.1.3 典型应用原理图 (CC3235MODx)
      4. 9.1.4 典型应用原理图 (CC3235MODAx)
    2. 9.2 器件连接和布局基本准则
      1. 9.2.1 电源去耦和大容量电容
      2. 9.2.2 复位
      3. 9.2.3 未使用的引脚
    3. 9.3 PCB 布局指南
      1. 9.3.1 总体布局建议
      2. 9.3.2 CC3235MODx 射频布局建议
        1. 9.3.2.1 天线放置和布线
        2. 9.3.2.2 传输线注意事项
      3. 9.3.3 CC3235MODAx 射频布局建议
  11. 10环境要求和 SMT 规格
    1. 10.1 PCB 折弯
    2. 10.2 操作环境
      1. 10.2.1 端子
      2. 10.2.2 下降
    3. 10.3 贮存条件
      1. 10.3.1 打开防潮袋前
      2. 10.3.2 防潮袋打开
    4. 10.4 PCB 组装指南
      1. 10.4.1 PCB 焊盘图案和散热过孔
      2. 10.4.2 SMT 组装建议
      3. 10.4.3 PCB 表面光洁度要求
      4. 10.4.4 焊接模板
      5. 10.4.5 封装布局
      6. 10.4.6 焊点检查
      7. 10.4.7 返修和更换
      8. 10.4.8 焊点空隙
    5. 10.5 烘烤条件
    6. 10.6 回流焊条件
  12. 11器件和文档支持
    1. 11.1 开发工具和软件
    2. 11.2 固件更新
    3. 11.3 器件命名规则
    4. 11.4 文档支持
    5. 11.5 相关链接
    6. 11.6 支持资源
    7. 11.7 商标
    8. 11.8 静电放电警告
    9. 11.9 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 机械、焊盘和焊锡膏制图
    2. 13.2 封装选项附录
      1. 13.2.1 封装信息
      2. 13.2.2 卷带包装信息
      3. 13.2.3 CC3235MODx 卷带规格
      4. 13.2.4 CC3235MODAx 卷带规格

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • MOB|63
散热焊盘机械数据 (封装 | 引脚)
订购信息

模块引脚说明

模块引脚类型(1)CC3235 器件引脚编号模块引脚说明
编号名称
1GND接地
2GND接地
3GPIO10I/O1GPIO(2)
4GPIO11I/O2GPIO(2)
5GPIO14I/O5GPIO(2)
6GPIO15I/O6GPIO(2)
7GPIO16I/O7GPIO(2)
8GPIO17I/O8GPIO(2)
9GPIO12I/O3GPIO(2)
10GPIO13I/O4GPIO(2)
11GPIO22I/O15GPIO(2)
12JTAG_TDII/O16JTAG TDI 输入。如果未在产品中使用,则保持未连接状态(2)
13FLASH_SPI_MISOI外部串行闪存编程:SPI 数据输入
14FLASH_SPI_nCS_INI外部串行闪存编程:SPI 片选(低电平有效)
15FLASH_SPI_CLKI外部串行闪存编程:SPI 时钟
16GND接地
17FLASH_SPI_MOSIO外部串行闪存编程:SPI 数据输出
18JTAG_TDOI/O17JTAG TDO 输出。如果未在产品中使用,则保持未连接状态。(1)
19GPIO28I/O18GPIO(2)
20NC无连接
21JTAG_TCKI/O19JTAG TCK 输入。如果未在产品中使用,则保持未连接状态。(2) 一个内部 100kΩ 下拉电阻器连接到该引脚。
22JTAG_TMSI/O20JTAG TMS 输入。如果未在产品中使用,则保持未连接状态。(2)
23SOP221一个内部 100kΩ 下拉电阻器连接到该 SOP 引脚。将该引脚拉至高电平需要一个外部 10kΩ 电阻器。有关 SOP[2:0] 配置模式,请参阅节 8.11.1
24SOP134一个内部 100kΩ 下拉电阻器连接到该 SOP 引脚。将该引脚拉至高电平需要一个外部 10kΩ 电阻器。有关 SOP[2:0] 配置模式,请参阅节 8.11.1
25GND接地
26GND接地
27GND接地
28GND接地
29GND接地
30GND接地
31CC3235MODx:射频 ABG 频带
CC3235MODAx:NC
I/O312.4GHz 和 5GHz 射频输入/输出
32GND接地
33NC无连接
34SOP035一个内部 100kΩ 下拉电阻器连接到该 SOP 引脚。将该引脚拉至高电平需要一个外部 10kΩ 电阻器。有关 SOP[2:0] 配置模式,请参阅节 8.11.1
35nRESETI32有一个从 nRESET 引脚到 VBAT_RESET 的内部 100kΩ 上拉电阻器选项。注意:VBAT_RESET 未连接到模块内的 VBAT1 或 VBAT2。建议使用以下连接方案:
  • 仅当 nRESET 在所有运行条件下都将处于定义的状态时,才将 nRESET 连接到交换机、外部控制器或主机。将 VBAT_RESET 保持未连接状态以省电。
  • 如果 nRESET 不能在所有运行条件下都处于定义的状态,请将 VBAT_RESET 连接到主模块电源(VBAT1 和 VBAT2)。由于存在内部上拉电阻器,预计会有 3.3V/100kΩ 的漏电流。
36VBAT_RESET37
37VBAT1电源39模块的电源,必须连接到电池(2.3V 至 3.6V)
38GND接地
39NC47无连接
40VBAT2电源10、44、54模块的电源,必须连接到电池(2.3V 至 3.6V)
41NC无连接
42GPIO30I/O53GPIO(2)
43GND接地
44GPIO0I/O50GPIO(2)
45NC无连接
46GPIO1I/O55GPIO(2)
47GPIO2I/O57GPIO(2)
48GPIO3I/O58GPIO(2)
49GPIO4I/O59GPIO(2)
50GPIO5I/O60GPIO(2)
51GPIO6I/O61GPIO(2)
52GPIO7I/O62GPIO(2)
53GPIO8I/O63GPIO(2)
54GPIO9I/O64GPIO(2)
55GND散热接地
56GND散热接地
57GND散热接地
58GND散热接地
59GND散热接地
60GND散热接地
61GND散热接地
62GND散热接地
63GND散热接地
I = 输入,O = 输出,I/O = 双向
有关引脚多路复用的详细信息,请参阅表 6-1

 

 

该模块大量使用引脚复用,以便在尽可能小的封装内满足大量外设功能的需要。为了实现该配置,使用硬件配置(模块复位时)和寄存器控制的组合来控制引脚多路复用。

电路板和软件设计人员负责正确配置引脚多路复用。硬件不能确保为使用的外设或者接口模式选择适当的引脚多路复用选项。表 6-1 说明了引脚的一般属性,并概述了引脚多路复用。所有引脚多路复用选项均可使用引脚多路复用器寄存器进行配置。以下特殊注意事项适用:

  • 所有 I/O 均支持 2mA、4mA 和 6mA 的驱动强度。每个引脚的驱动强度可单独配置。
  • 所有 I/O 均支持 10µA 上拉和下拉电阻器。
  • 默认情况下,所有 I/O 在休眠状态时都悬空。但是,可以通过 SW 更改默认状态。
  • 所有数字 I/O 都是非失效防护的。

注:

如果外部器件将正电压驱动到信号焊盘,并且 CC3235MODx CC3235MODAx 模块未通电,则会从另一个器件获取直流电。如果外部器件具有足够的驱动强度,则 CC3235MODx CC3235MODAx 模块可能会意外唤醒和启动。为防止电流消耗,TI 建议满足以下任一条件:

  • 连接到 CC3235MODx CC3235MODAx 模块的所有器件都必须由为芯片供电的相同电源轨供电。
  • 在该器件与任何由其他独立电源轨供电的外部器件之间使用电平转换器。
  • CC3235MODx CC3235MODAx 模块的 nRESET 引脚必须保持低电平,直到模块的 VBAT 电源被驱动并稳定。
  • 除非由 MCU 编程,否则所有 GPIO 引脚均默认为高阻抗。引导加载程序将 TDI、TDO、TCK、TMS 和 Flash_SPI 引脚设置为模式 1。所有其他引脚均保持高阻态。

ADC 输入最高可承受 1.8V 的电压(有关 ADC 可用范围的更多详细信息,请参阅表 7-24)。另一方面,数字焊盘最高可承受 3.6V 的电压。因此,请注意防止 ADC 输入端受到意外损坏。TI 建议首先禁用与所需 ADC 通道相对应的数字 I/O 的输出缓冲器(即,转换为高阻态),然后禁用相应的通道开关(S7 [引脚 47]、S8 [引脚 48]、S9 [引脚 49] 和 S10 [引脚 50])。有关更多信息,请参阅表 6-3

表 6-1 引脚属性和引脚多路复用
引脚的一般属性功能焊盘状态
封装引脚引脚别名使用选择作为唤醒源配置附加模拟多路复用器与 JTAG 进行多路复用数字引脚多路复用配置寄存器数字引脚多路复用配置模式值信号名称信号描述信号方向LPDS(1)Hib(2)nRESET = 0
1GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
2GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
3GPIO10I/OGPIO_PAD_
CONFIG_10
(0x4402 E0C8)
0GPIO10GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
1I2C_SCLI2C 时钟I/O
(开漏)
高阻态,
拉取,
驱动
3GT_PWM06脉宽调制 O/PO高阻态,
拉取,
驱动
7UART1_TXUART TX 数据O1
6SDCARD_CLKSD 卡时钟O0
12GT_CCP01计时器捕捉端口I高阻态,
拉取,
驱动
4GPIO11I/OGPIO_PAD_
CONFIG_11
(0x4402 E0CC)
0GPIO11GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
1I2C_SDAI2C 数据I/O
(开漏)
高阻态,
拉取,
驱动
3GT_PWM07脉宽调制 O/PO高阻态,
拉取,
驱动
4pXCLK (XVCLK)并行摄像头的自由时钟O0
6SDCARD_CMDSD 卡命令行I/O
(开漏)
高阻态,
拉取,
驱动
7UART1_RXUART RX 数据I高阻态,
拉取,
驱动
12GT_CCP02计时器捕捉端口I高阻态,
拉取,
驱动
13MCAFSXI2S 音频端口帧同步O高阻态,
拉取,
驱动
5GPIO14I/OGPIO_PAD_
CONFIG_14
(0x4402 E0D8)
0GPIO14GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
5I2C_SCLI2C 时钟I/O
(开漏)
7GSPI_CLK通用 SPI 时钟I/O
4pDATA8 (CAM_D4)并行摄像头数据位 4I
12GT_CCP05计时器捕捉端口I
6GPIO15I/OGPIO_PAD_
CONFIG_15
(0x4402 E0DC)
0GPIO15GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
5I2C_SDAI2C 数据I/O
(开漏)
7GSPI_MISO通用 SPI MISOI/O
4pDATA9 (CAM_D5)并行摄像头数据位 5I
13GT_CCP06计时器捕捉端口I
8SDCARD_
DATA0
SD 卡数据I/O
7GPIO16I/OGPIO_PAD_
CONFIG_16
(0x4402 E0E0)
0GPIO16GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
7GSPI_MOSI通用 SPI MOSII/O高阻态,
拉取,
驱动
4pDATA10 (CAM_D6)并行摄像头数据位 6I高阻态,
拉取,
驱动
5UART1_TXUART1 TX 数据O1
13GT_CCP07计时器捕捉端口I高阻态,
拉取,
驱动
8SDCARD_CLKSD 卡时钟O
8GPIO17I/OGPIO_PAD_
CONFIG_17
(0x4402 E0E4)
0GPIO17GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
5UART1_RXUART1 RX 数据I
7GSPI_CS通用 SPI 片选I/O
4pDATA11 (CAM_D7)并行摄像头数据位 7I
8SDCARD_
CMD
SD 卡命令行I/O
9GPIO12I/OGPIO_PAD_
CONFIG_12
(0x4402 E0D0)
0GPIO12GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
3McACLKI2S 音频端口时钟输出O高阻态,
拉取,
驱动
4pVS (VSYNC)并行摄像头垂直同步I高阻态,
拉取,
驱动
5I2C_SCLI2C 时钟I/O
(开漏)
高阻态,
拉取,
驱动
7UART0_TXUART0 TX 数据O1
12GT_CCP03计时器捕捉端口I高阻态,
拉取,
驱动
10GPIO13I/OGPIO_PAD_
CONFIG_13
(0x4402 E0D4)
0GPIO13GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
5I2C_SDAI2C 数据I/O
(开漏)
4pHS (HSYNC)并行摄像头水平同步I
7UART0_RXUART0 RX 数据I
12GT_CCP04计时器捕捉端口I
11GPIO22I/OGPIO_PAD_
CONFIG_22
(0x4402 E0F8)
0GPIO22GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
7McAFSXI2S 音频端口帧同步O
5GT_CCP04计时器捕捉端口I
12JTAG_TDII/O与 JTAG TDI 进行多路复用GPIO_PAD_
CONFIG_23
(0x4402 E0FC)
1TDIJTAG TDI信号。复位默认引脚分配。I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
0GPIO23GPIOI/O
2UART1_TXUART1 TX 数据O1
9I2C_SCLI2C 时钟I/O
(开漏)
高阻态,
拉取,
驱动
13FLASH_
SPI_
MISO
不适用不适用不适用不适用不适用不适用FLASH_SPI_MISO来自 SPI 串行闪存的数据(固定默认值)不适用高阻态高阻态高阻态
14FLASH_
SPI_
nCS_IN
不适用不适用不适用不适用不适用不适用FLASH_SPI_nCS_IN片选到 SPI 串行闪存(固定默认值)不适用1高阻态,
拉取,
驱动
高阻态
15FLASH_
SPI_CLK
不适用不适用不适用不适用不适用不适用FLASH_SPI_
CLK
时钟到 SPI 串行闪存(固定默认值)不适用高阻态,
拉取,
驱动(3)
高阻态,
拉取,
驱动
高阻态
16GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
17FLASH_
SPI_
MOSI
不适用不适用不适用不适用不适用不适用FLASH_SPI_MOSI发送到 SPI 串行闪存的数据(固定默认值)不适用高阻态,
拉取,
驱动(3)
高阻态,
拉取,
驱动
高阻态
18JTAG_TDOI/O与 JTAG TDO 进行多路复用GPIO_PAD_
CONFIG_ 24
(0x4402 E100)
1TDOJTAG TDO。复位默认引脚分配。O高阻态,
拉取,
驱动
在 SWD 中驱动为高电平;在 4 线制 JTAG 中驱动为低电平高阻态
0GPIO24GPIOI/O
5PWM0脉宽调制 O/PO
2UART1_RXUART1 RX 数据I
9I2C_SDAI2C 数据I/O
(开漏)
4GT_CCP06计时器捕捉端口I
6McAFSXI2S 音频端口帧同步O
19GPIO28I/OGPIO_PAD_
CONFIG_ 40
(0x4402 E140)
0GPIO28GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
20NCWLAN 模拟不适用不适用不适用不适用不适用NC保留不适用不适用不适用不适用
21JTAG_TCKI/O与 JTAG/
SWD-TCK 进行多路复用
GPIO_PAD_
CONFIG_ 28
(0x4402 E110)
1TCKJTAG/SWD TCK。
复位默认引脚分配。
I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
8GT_PWM03脉宽调制 O/PO
22JTAG_TMSI/O与 JTAG/
SWD-TMSC 进行多路复用
GPIO_PAD_
CONFIG_ 29
(0x4402 E114)
1TMSJTAG/SWD TMS。
复位默认引脚分配。
I/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
0GPIO29GPIO
23(4)SOP2仅限 OGPIO_PAD_
CONFIG_ 25
(0x4402 E104)
0GPIO25GPIOO高阻态,
拉取,
驱动
拉低高阻态
9GT_PWM02脉宽调制 O/PO高阻态,
拉取,
驱动
2McAFSXI2S 音频端口帧同步O高阻态,
拉取,
驱动
请参阅(5)TCXO_EN启用到可选外部 40MHz TCXOO0
请参阅(6)SOP2通电检测 2I高阻态,
拉取,
驱动
24SOP1配置检测不适用不适用不适用不适用不适用SOP1通电检测 1不适用不适用不适用不适用
25GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
26GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
27GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
28GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
29GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
30GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
31RF_ABG
WLAN 模拟不适用不适用不适用不适用不适用CC3235MODx:
射频 ABG 频带
不适用不适用不适用不适用不适用
32GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
33NCWLAN 模拟不适用不适用不适用不适用NC保留
34SOP0配置检测不适用不适用不适用不适用不适用SOP0通电检测 0不适用不适用不适用不适用
35nRESET全局复位不适用不适用不适用不适用不适用nRESET主芯片复位。低电平有效。不适用不适用不适用不适用
36VBAT_
RESET
全局复位不适用不适用不适用不适用不适用VBAT_RESETVBAT 至 nRESET 上拉电阻器不适用不适用不适用不适用
37VBAT1电源输入不适用不适用不适用不适用不适用VBAT1模拟直流/直流输入(连接到芯片输入电源 [VBAT])不适用不适用不适用不适用
38GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
39NCWLAN 模拟不适用不适用不适用不适用不适用NC保留不适用不适用不适用不适用
40VBAT2电源输入不适用不适用不适用不适用不适用VBAT2模拟输入电源 VBAT不适用不适用不适用不适用
41NCWLAN 模拟不适用不适用不适用不适用不适用NC保留不适用不适用不适用不适用
42GPIO30I/O不需要用户配置
(7)
GPIO_PAD_
CONFIG_30
(0x4402 E118)
0GPIO30GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
9UART0_TXUART0 TX 数据O1
2McACLKI2S 音频端口时钟O高阻态,
拉取,
驱动
3McAFSXI2S 音频端口帧同步O高阻态,
拉取,
驱动
4GT_CCP05计时器捕捉端口I高阻态,
拉取,
驱动
7GSPI_MISO通用 SPI MISOI/O高阻态,
拉取,
驱动
43GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
44GPIO0I/O不需要用户配置
(7)
GPIO_PAD_
CONFIG_0
(0x4402 E0A0)
0GPIO0GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
12UART0_CTSUART0 允许发送输入(低电平有效)I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
6McAXR1I2S 音频端口数据 1 (RX/TX)I/O高阻态,
拉取,
驱动
7GT_CCP00计时器捕捉端口I高阻态,
拉取,
驱动
9GSPI_CS通用 SPI 片选I/O高阻态,
拉取,
驱动
10UART1_RTSUART1 请求发送(低电平有效)O1
3UART0_RTSUART0 请求发送(低电平有效)O1
4McAXR0I2S 音频端口数据 0 (RX/TX)I/O高阻态,
拉取,
驱动
45NCWLAN 模拟不适用不适用不适用不适用不适用NC保留不适用不适用不适用不适用
46GPIO1I/OGPIO_PAD_
CONFIG_1
(0x4402 E0A4)
0GPIO1GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
3UART0_TXUART0 TX 数据O1
4pCLK (PIXCLK)来自并行摄像头传感器的像素时钟I高阻态,
拉取,
驱动
6UART1_TXUART1 TX 数据O1
7GT_CCP01计时器捕捉端口I高阻态,
拉取,
驱动
47(9)GPIO2模拟输入(最高 1.8V)/数字 I/O请参阅(8)GPIO_PAD_
CONFIG_2
(0x4402 E0A8)
请参阅(5)ADC_CH0ADC 通道 0 输入(最高 1.5V)I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
0GPIO2GPIOI/O高阻态,
拉取,
驱动
3UART0_RXUART0 RX 数据I高阻态,
拉取,
驱动
6UART1_RXUART1 RX 数据I高阻态,
拉取,
驱动
7GT_CCP02计时器捕捉端口I高阻态,
拉取,
驱动
48(9)GPIO3模拟输入(最高 1.8V)/数字 I/O请参阅(8)GPIO_PAD_
CONFIG_3
(0x4402 E0AC)
请参阅(5)ADC_CH1ADC 通道 1 输入(最高 1.5V)I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
0GPIO3GPIOI/O高阻态,
拉取,
驱动
6UART1_TXUART1 TX 数据O1
4pDATA7 (CAM_D3)并行摄像头数据位 3I高阻态,
拉取,
驱动
49(9)GPIO4模拟输入(最高 1.8V)/数字 I/O请参阅(8)GPIO_PAD_
CONFIG_4
(0x4402 E0B0)
请参阅(5)ADC_CH2ADC 通道 2 输入(最高 1.5V)I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
0GPIO4GPIOI/O高阻态,
拉取,
驱动
6UART1_RXUART1 RX 数据I高阻态,
拉取,
驱动
4pDATA6 (CAM_D2)并行摄像头数据位 2I高阻态,
拉取,
驱动
50(9)GPIO5模拟输入(最高 1.5V)请参阅(8)GPIO_PAD_
CONFIG_5
(0x4402 E0B4)
请参阅(5)ADC_CH3ADC 通道 3 输入(最高 1.5V)I高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
0GPIO5GPIOI/O高阻态,
拉取,
驱动
4pDATA5 (CAM_D1)并行摄像头数据位 1I高阻态,
拉取,
驱动
6McAXR1I2S 音频端口数据 1(RX、TX)I/O高阻态,
拉取,
驱动
7GT_CCP05计时器捕捉端口I高阻态,
拉取,
驱动
51GPIO6I/OGPIO_PAD_
CONFIG_6
(0x4402 E0B8)
0GPIO6GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
5UART0_RTSUART0 请求发送(低电平有效)O1
4pDATA4 (CAM_D0)并行摄像头数据位 0I高阻态,
拉取,
驱动
3UART1_CTSUART1 允许发送(低电平有效)I高阻态,
拉取,
驱动
6UART0_CTSUART0 允许发送(低电平有效)I高阻态,
拉取,
驱动
7GT_CCP06计时器捕捉端口I高阻态,
拉取,
驱动
52GPIO7I/OGPIO_PAD_
CONFIG_7
(0x4402 E0BC)
0GPIO7GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
13McACLKI2S 音频端口时钟O高阻态,
拉取,
驱动
3UART1_RTSUART1 请求发送(低电平有效)O1
10UART0_RTSUART0 请求发送(低电平有效)O1
11UART0_TXUART0 TX 数据O1
53GPIO8I/OGPIO_PAD_
CONFIG_8
(0x4402 E0C0)
0GPIO8GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
6SDCARD_IRQ从 SD 卡中断(未来支持)I
7McAFSXI2S 音频端口帧同步O
12GT_CCP06计时器捕捉端口I
54GPIO9I/OGPIO_PAD_
CONFIG_9
(0x4402 E0C4)
0GPIO9GPIOI/O高阻态,
拉取,
驱动
高阻态,
拉取,
驱动
高阻态
3GT_PWM05脉宽调制 O/PO
6SDCARD_
DATA0
SD 卡数据I/O
7McAXR0I2S 音频端口数据(RX、TX)I/O
12GT_CCP00计时器捕捉端口I
55GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
56GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
57GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
58GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
59GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
60GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
61GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
62GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
63GNDGND不适用不适用不适用不适用不适用GNDGND不适用不适用不适用不适用
LPDS 状态:未使用 I/O 的状态为高阻态。软件可根据需要将 I/O 编程为使用拉取或驱动的输入(无论有效引脚配置如何)。
休眠模式:I/O 的状态为高阻态。软件可根据需要将 I/O 编程为使用拉取或驱动的输入(无论有效引脚配置如何)。
为了更大限度减少 LPDS 期间某些串行闪存供应商中的漏电流,TI 建议用户应用始终在 FLASH_SPI_DIN、FLASH_SPI_DOUT 和 FLASH_SPI_CLK 引脚上启用内部弱下拉电阻。
引脚具有两种功能:用作 SOP[2](器件运行模式)和用作外部 TCXO 使能。作为 TCXO 使能,该引脚在上电时为输出并驱动为逻辑高电平。在低功耗休眠模式期间,该引脚处于高阻态状态,但在 SOP 模式下被下拉以禁用 TCXO。由于 SOP 功能,该引脚必须只用作输出。
有关正确使用的详细信息,请参阅模拟和数字多路复用引脚的驱动强度和复位状态
引脚是必须具有板载无源上拉或下拉电阻器才能配置芯片硬件上电模式的三个引脚之一。因此,该引脚必须仅在用于数字功能时才为输出引脚。
器件固件在 ROM 引导期间自动启用数字路径。
需要用户配置才能启用 ADC 通道的模拟开关。(该开关默认处于关闭状态。)数字 I/O 始终处于连接状态,并且必须在启用 ADC 开关之前设置为高阻态。
引脚由 ADC 输入和数字 I/O 焊盘单元共享。
注:

ADC 输入最高可承受 1.8V 的电压(有关 ADC 可用范围的更多详细信息,请参阅节 7.16.5.6)。数字焊盘最高可承受 3.6V 的电压。因此,应注意防止 ADC 输入受到意外损坏。TI 建议首先禁用与所需 ADC 通道相对应的数字 I/O 的输出缓冲器(即,转换为高阻态),然后禁用相应的通道开关(S7 [引脚 47]、S8 [引脚 48]、S9 [引脚 49] 和 S10 [引脚 50])。有关更多信息,请参阅模拟和数字多路复用引脚的驱动强度和复位状态