ZHCSR35A November   2019  – August 2020 BQ79600-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 规格
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Functional Modes and Power Supply
        1. 7.3.1.1 Power Mode
        2. 7.3.1.2 Pings
        3. 7.3.1.3 SPI/UART 选择
        4. 7.3.1.4 Digital Reset
        5. 7.3.1.5 Power Mode in BMS System
        6. 7.3.1.6 Power Supply
        7. 7.3.1.7 Shutdown
      2. 7.3.2 Communication
        1. 7.3.2.1 Data Communication Protocol
          1. 7.3.2.1.1 Frame Layer
            1. 7.3.2.1.1.1 Calculating Frame CRC Value
            2. 7.3.2.1.1.2 Verifying Frame CRC
          2. 7.3.2.1.2 Physical Layer
            1. 7.3.2.1.2.1 UART
              1. 7.3.2.1.2.1.1 TX HOLD OFF
              2. 7.3.2.1.2.1.2 UART COMM CLEAR
            2. 7.3.2.1.2.2 SPI
              1. 7.3.2.1.2.2.1 SPI_RDY 和 SPI FIFO
              2. 7.3.2.1.2.2.2 Flow to Read/Write BQ79600-Q1
              3. 7.3.2.1.2.2.3 SPI COMM CLEAR
            3. 7.3.2.1.2.3 Daisy Chain
        2. 7.3.2.2 Tone Communication Protocol
        3. 7.3.2.3 Device Auto Addressing / Ring Communication
          1. 7.3.2.3.1 Auto-Addressing
          2. 7.3.2.3.2 Ring Communication (optional)
        4. 7.3.2.4 Communication Timeout
        5. 7.3.2.5 Communication Debug Mode
      3. 7.3.3 Fault Handling
        1. 7.3.3.1 Fault Status Hierarchy/Reset/Mask
          1. 7.3.3.1.1 Fault Status Hierarchy
          2. 7.3.3.1.2 Fault Reset and Mask
        2. 7.3.3.2 Fault Interface
          1. 7.3.3.2.1 NFAULT
          2. 7.3.3.2.2 Daisy Chain (COMH and COML)
            1. 7.3.3.2.2.1 Fault Transmitting when BQ79600-Q1 in ACTIVE
            2. 7.3.3.2.2.2 Fault Transmitting when BQ79600-Q1 in SLEEP
            3. 7.3.3.2.2.3 Fault Transmitting (Automatic Host Wakeup/Reverse Wakeup) when BQ79600-Q1 in SHUTDOWN
      4. 7.3.4 INH/ Reverse Wakeup
      5. 7.3.5 Sniff Detector
      6. 7.3.6 Device Diagnostic
        1. 7.3.6.1 Power Supplies Check
          1. 7.3.6.1.1 Power Supply Diagnostic Check
          2. 7.3.6.1.2 Power Supply BIST
        2. 7.3.6.2 Thermal Shutdown
        3. 7.3.6.3 Oscillators Watchdog
        4. 7.3.6.4 Register Bit Flip Monitor
        5. 7.3.6.5 SPI FIFO 诊断
    4. 7.4 Device Functional Modes
    5. 7.5 Register Maps
      1. 7.5.1  Register Summary Table
      2. 7.5.2  Register: DIR0_ADDR
      3. 7.5.3  Register: DIR1_ADDR
      4. 7.5.4  Register: CONTROL1
      5. 7.5.5  Register: CONTROL2
      6. 7.5.6  Register: DIAG_CTRL
      7. 7.5.7  Register: DEV_CONF1
      8. 7.5.8  Register: DEV_CONF2
      9. 7.5.9  Register: TX_HOLD_OFF
      10. 7.5.10 Register: SLP_TIMEOUT
      11. 7.5.11 Register: COMM_TIMEOUT
      12. 7.5.12 Register: SPI_FIFO_UNLOCK
      13. 7.5.13 Register: FAULT_MSK
      14. 7.5.14 Register: FAULT_RST
      15. 7.5.15 Register: FAULT_SUMMARY
      16. 7.5.16 Register: FAULT_REG
      17. 7.5.17 Register: FAULT_SYS
      18. 7.5.18 Register: FAULT_PWR
      19. 7.5.19 Register: FAULT_COMM1
      20. 7.5.20 Register: FAULT_COMM2
      21. 7.5.21 Register: DEV_DIAG_STAT
      22. 7.5.22 Register: PARTID
      23. 7.5.23 Register: DIE_ID1
      24. 7.5.24 Register: DIE_ID2
      25. 7.5.25 Register: DIE_ID3
      26. 7.5.26 Register: DIE_ID4
      27. 7.5.27 Register: DIE_ID5
      28. 7.5.28 Register: DIE_ID6
      29. 7.5.29 Register: DIE_ID7
      30. 7.5.30 Register: DIE_ID8
      31. 7.5.31 Register: DIE_ID9
      32. 7.5.32 Register: DEBUG_CTRL_UNLOCK
      33. 7.5.33 Register: DEBUG_COMM_CTRL
      34. 7.5.34 Register: DEBUG_COMM_STAT
      35. 7.5.35 Register: DEBUG_SPI_PHY
      36. 7.5.36 Register: DEBUG_SPI_FRAME
      37. 7.5.37 Register: DEBUG_UART_FRAME
      38. 7.5.38 Register: DEBUG_COMH_PHY
      39. 7.5.39 Register: DEBUG_COMH_FRAME
      40. 7.5.40 Register: DEBUG_COML_PHY
      41. 7.5.41 Register: DEBUG_COML_FRAME
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Bridge With Reverse Wakeup in UART
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 MCU Interface (UART, NFAULT)
          2. 8.2.1.2.2 Daisy Chain Interface
          3. 8.2.1.2.3 INH Connection
        3. 8.2.1.3 Application Performance Plot
      2. 8.2.2 Bridge Without Reverse Wakeup in SPI
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
          1. 8.2.2.2.1 MCU Interface (SPI, SPI_RDY, NFAULT)
          2. 8.2.2.2.2 Daisy Chain Interface
        3. 8.2.2.3 Application Performance Plot
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Ground Planes
      2. 10.1.2 Bypass Capacitors for Power Supplies
      3. 10.1.3 UART/SPI communication
      4. 10.1.4 Daisy Chain Communication
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Device Support
    2. 11.2 第三方产品免责声明
    3. 11.3 接收文档更新通知
    4. 11.4 支持资源
    5. 11.5 Trademarks
    6. 11.6 静电放电警告
    7. 11.7 术语表
  12. 12Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
7.3.2.1.2.2 SPI
注：

为支持菊花链（异步协议）和 SPI（同步协议）之间的通信，BQ79600-Q1 需要使用 Topic Link Label7.3.2.1.2.2.1。

主机与 BQ79600-Q1 之间的通信可配置为 SPI 模式。请参阅 Topic Link Label7.3.1.3。主机始终是 SPI 主设备，而 BQ79600-Q1 始终是从设备。在物理层，SPI 是一个五引脚接口，包括 4 个通用引脚（nCS、SCLK、MOSI 和 MISO）以及 SPI_RDY。在 SPI 接口上，每个位在时钟从低电平到高电平转换时被捕捉，在时钟从高电平到低电平转换时被传输，一个字节包括 8 位，如图 7-13 所示。请注意，MISO 在空闲模式下被驱动为高电平。如果 MCU 与多个从器件通信，请在 BQ79600 MISO 和 MCU 之间添加一个三态缓冲器。

GUID-22EA24A4-844F-4F29-B876-A521DDF1873B-low.gif图 7-13 SPI 时序和字节定义
注：

虽然 SPI 接口在物理层是全双工的，但在帧层，它实际上是半双工，因为菊花链仅支持半双工。这意味着在给定的时间，MCU 和器件之间只传输一个命令帧或响应帧。

  • 当命令从 MCU 发送到器件时，BQ79600 TX FIFO（2 个缓冲器）应为空，0xFF 发送到 MCU（FIFO 诊断模式下除外）。
  • 当响应从器件发送到 MCU 时，MCU 应在 0xFF 中计时

  • 主机应在 2MHz 至 6MHz 范围内提供 SPI 时钟。此范围由 FIFO 的预定义大小确定。即使 SPI 能够以 6MHz 频率运行，它也不会增加整个系统的吞吐量，因为菊花链速度仍会限制吞吐量。
  • 为避免菊花链接口上的冲突，MCU 必须等到接收到所有预期的响应帧（或等待计时器到期）后再向 BQ79600 发送另一个命令帧。请参阅Figure 7-16 中的流程图。
  • 当不向器件发送命令帧时，主器件应始终将 MOSI 驱动为 ‘1’。
  • 主机读取模式：从主机角度来看，读取模式介于有效读取命令的第一个字节和接收到的最后一个预期字节之间。
  • 器件读取模式：从有效读取命令的第一个字节开始，当 TX FIFO 超时且 FIFO 为空时，器件为读取模式。器件读取模式是主机读取模式的子集。（用于理解通信故障寄存器 0x2301 和 0x2302 的概念）
  • 除 Comm Clear 外，器件在退出器件读取模式之前拒绝来自 MOSI 的任何数据。
  • TX FIFO 超时后，SPI 模块拒绝来自菊花链（堆栈器件）或自身的任何数据GUID-855E27E4-6D46-4C4F-92DB-EEB56BE8F8B7.html#T5922410-89，直到再次进入器件读取模式。
  • 对于命令帧，器件使用 nCS 的下降沿指示帧开始，上升沿指示帧结束。MCU 需要在整个帧（最多 14 个字符）内切换并保持 nCS 处于低电平，在该帧结束时将 nCS 切换回高电平。当 nCS 为低电平时，冻结 SCLK 是合法的。不支持命令帧中间的 nCS 脉冲。
  • 对于响应帧，nCS 无需始终保持低电平，尽管它可以像发送命令帧一样。主机可以将 nCS 切换为高电平，在帧中间（字节边界处）停止 SPI 读取。
GUID-D2BAB2CC-1FDE-4DDB-BCD1-DFE9F3D8EC10-low.gif图 7-14 发送帧时的 nCS 行为