ZHCSMQ8E june 2006 – october 2020 SN65LVDS302
PRODUCTION DATA
SN65LVDS302 接收器将与 FlatLink™3G 兼容的串行输入数据解串为 27 个并行数据输出。SN65LVDS302 接收器包含一个移位寄存器,在检查奇偶校验位之后,此寄存器从 1、2 或 3 个串行输入载入 30 位,并且将 24 个像素位和 3 个控制位锁存至并行 CMOS 输出。如果奇偶校验确认奇偶校验正确,通道奇偶校验错误 (CPE) 输出保持低电平。如果检测到奇偶校验错误,CPE 输出生成一个高脉冲,而数据输出总线忽略刚刚接收到的像素。或者,最后一个数据字在下一个时钟周期内被保持在输出总线上。
器件型号 | 封装 | 封装尺寸(标称值) |
---|---|---|
SN65LVDS302 | nFBGA (80) | 5.00mm × 5.00mm |