ZHCUCJ3A October   2024  – December 2024

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
    5.     通用德州仪器 (TI) 高压评估 (TI HV EVM) 用户安全指南
  7. 2硬件
    1. 2.1 硬件说明
      1. 2.1.1 辅助电源
      2. 2.1.2 直流链路电压检测
      3. 2.1.3 电机相电压检测
      4. 2.1.4 电机相电流检测
        1. 2.1.4.1 三分流器电流检测
        2. 2.1.4.2 单分流器电流检测
      5. 2.1.5 外部过流保护
      6. 2.1.6 TMS320F2800F137 的内部过流保护
    2. 2.2 入门硬件
      1. 2.2.1 测试条件和设备
      2. 2.2.2 测试设置
  8. 3电机控制软件
    1. 3.1 三相 PMSM 驱动系统设计理论
      1. 3.1.1 PMSM 的磁场定向控制
        1. 3.1.1.1 空间矢量定义和投影
          1. 3.1.1.1.1 ( a ,   b ) ⇒ ( α , β ) Clarke 变换
          2. 3.1.1.1.2 ( α , β ) ⇒ ( d ,   q ) Park 变换
        2. 3.1.1.2 交流电机 FOC 基本配置方案
        3. 3.1.1.3 转子磁通位置
      2. 3.1.2 PM 同步电机的无传感器控制
        1. 3.1.2.1 具有锁相环的增强型滑模观测器
          1. 3.1.2.1.1 IPMSM 的数学模型和 FOC 结构
          2. 3.1.2.1.2 IPMS 的 ESMO 设计
            1. 3.1.2.1.2.1 使用 PLL 的转子位置和转速估算
      3. 3.1.3 弱磁 (FW) 和每安培最大扭矩 (MTPA) 控制
    2. 3.2 软件入门
      1. 3.2.1 GUI
      2. 3.2.2 下载并安装 C2000 软件
      3. 3.2.3 使用软件
      4. 3.2.4 工程结构
  9. 4测试过程和结果
    1. 4.1 构建级别 1：CPU 和电路板设置
    2. 4.2 构建级别 2：带 ADC 反馈的开环检查
    3. 4.3 构建级别 3：闭合电流环路检查
    4. 4.4 构建级别 4：完整电机驱动控制
    5. 4.5 测试程序
      1. 4.5.1 启动
      2. 4.5.2 构建和加载工程
      3. 4.5.3 设置调试环境窗口
      4. 4.5.4 运行代码
        1. 4.5.4.1 构建级别 1 测试程序
        2. 4.5.4.2 构建级别 2 测试程序
        3. 4.5.4.3 构建级别 3 测试程序
        4. 4.5.4.4 构建级别 4 测试程序
          1. 4.5.4.4.1 调整电机驱动 FOC 参数
          2. 4.5.4.4.2 调整弱磁和 MTPA 控制参数
          3. 4.5.4.4.3 调整电流检测参数
    6. 4.6 性能数据和结果
      1. 4.6.1 负载和热力测试
      2. 4.6.2 通过外部比较器进行过流保护
      3. 4.6.3 通过内部 CMPSS 进行过流保护
  10. 5硬件设计文件
    1. 5.1 原理图
    2. 5.2 PCB 布局
    3. 5.3 物料清单 (BOM)
  11. 6其他信息
    1. 6.1 已知硬件或软件问题
    2. 6.2 商标
    3. 6.3 术语
  12. 7参考资料
  13. 8修订历史记录
4.5.4.4.3 调整电流检测参数

精确的电流检测对于估算转子角度和转速以及实现最佳动态电机控制而言非常重要。电流检测参数必须与硬件匹配，这可以通过设置下面的相关参数来实现：

  • 死区时间，上升沿延迟时间必须大于功率模块的（高侧开通时间）+（低侧关断时间），下降沿延迟时间必须大于电源模块的（高侧关断时间）+（低侧关断时间），如参考设计中使用的电源模块的以下设置所示。
//! \brief Defines the PWM deadband falling edge delay count (system clocks)
#define MTR1_PWM_DBFED_CNT (uint16_t)(2.5f * 120.0f)  // 2.5us, (>2.0us)

//! \brief Defines the PWM deadband rising edge delay count (system clocks)
#define MTR1_PWM_DBRED_CNT (uint16_t)(2.5f * 120.0f)  // 2.50us, (>2.0us)
  • 脉宽 PWM 的最小持续时间，该时间必须大于（硬件延迟时间 + 死区时间 + 振铃持续时间 + ADC 采样时间）。
//! \brief Defines the minimum duration, Clock Cycle
#define USER_M1_DCLINKSS_MIN_DURATION   (450U)
  • 采样保持延迟时间，它指定从 PWM 输出到 ADC 采样时间的延时时间，用于电流检测。该延迟时间取决于硬件，包括栅极驱动器电路的传播延迟和功率 FET 的导通/关断延迟，其值小于或等于（最小持续时间 - ADC 采样时间）。
//! \brief Defines the sample delay, Clock Cycle

#define USER_M1_DCLINKSS_SAMPLE_DELAY   (430U)