ZHCU887D September 2020 – January 2022 TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1
选定的片上 SRAM 支持 SECDED ECC 诊断,并为数据和地址提供单独的 ECC 位。有关支持 ECC 的特定地址范围,请参阅 TMS320F28004x MCU 器件特定数据表。在 SECDED 方案中,使用一个 21 位代码字来存储为每个 16 位数据和地址独立计算的 ECC 数据。用于 SRAM 访问的 ECC 逻辑位于 SRAM 包装程序中。直接在存储器输出端评估 ECC,并在执行数据完整性检查后将数据发送至 CPU。从 SRAM 到 CPU 的数据和地址互连不受 ECC 保护。校正检测到的可校正错误,并且可以监测已校正错误的数量。SRAM 包装程序可配置为在已校正错误的数量超过阈值时触发中断。不可校正的 SRAM 错误会触发 NMI,并置位 ERRORSTS 引脚。SRAM 的 ECC 逻辑在复位时启用。更多有关支持 ECC 的存储器的信息,请参阅 TMS320F28004x MCU 器件特定数据表。