ZHCU712B april 2020 – july 2023
在该示例中,通过输入交叉开关和 CLB 交叉开关将一个 GPIO 的输出置于 CLB 逻辑块中。该逻辑块将此信号转发到下一个逻辑块。这次信号仅通过 CLB 交叉开关,而不通过输入交叉开关。这样做是为了展示当信号在逻辑块之间传递时,增加了延迟,并且延迟并不准确。用户应始终避免在逻辑块之间传递具有时序要求的信号。CLB 内部的计数器模块将以周期为单位对延迟量进行计数。