ZHCU712B april   2020  – july 2023

 

  1.   1
  2.   CLB 工具
  3.   商标
  4. 1引言
    1. 1.1 CLB 工具概述
    2. 1.2 CLB 配置过程概述
  5. 2开始使用
    1. 2.1 CLB 相关配套资料
      1. 2.1.1 基础资料
      2. 2.1.2 入门资源
      3. 2.1.3 专家资料
    2. 2.2 引言
    3. 2.3 安装
      1. 2.3.1 用于编译 SystemC 的安装
      2. 2.3.2 安装仿真查看器
  6. 3使用 CLB 工具
    1. 3.1 导入空 CLB 工程
    2. 3.2 更新变量路径
    3. 3.3 配置 CLB 逻辑块
    4. 3.4 创建 CLB 方框图
    5. 3.5 使用仿真器
      1. 3.5.1 “Statics”面板
      2. 3.5.2 创建输入激励
      3. 3.5.3 运行仿真
      4. 3.5.4 布线信号说明
  7. 4示例
    1. 4.1 基础示例
      1. 4.1.1  空 CLB 工程
      2. 4.1.2  示例 3 – PWM 生成
      3. 4.1.3  示例 7 – 状态机
      4. 4.1.4  示例 13 – 推挽接口
      5. 4.1.5  示例 14 – 多逻辑块
      6. 4.1.6  示例 15 – 逻辑块间延迟
      7. 4.1.7  示例 16 - 胶合逻辑
      8. 4.1.8  示例 18 - AOC
      9. 4.1.9  示例 19 - AOC 释放控制
      10. 4.1.10 示例 20 - CLB XBAR
    2. 4.2 入门示例
      1. 4.2.1  示例 1 – 组合逻辑
      2. 4.2.2  示例 2 – GPIO 输入滤波器
      3. 4.2.3  示例 4 – PWM 保护
      4. 4.2.4  示例 5 – 事件窗口
      5. 4.2.5  示例 6 – 信号生成和检查
      6. 4.2.6  示例 8 – 外部与门
      7. 4.2.7  示例 9 – 计时器
      8. 4.2.8  示例 10 – 具有两种状态的计时器
      9. 4.2.9  示例 11 – 中断标签
      10. 4.2.10 示例 12 – 输出相交
      11. 4.2.11 示例 17 - 单次 PWM 生成
      12. 4.2.12 示例 21 - 时钟预分频器和 NMI
      13. 4.2.13 示例 22 - 串行器
      14. 4.2.14 示例 23 - LFSR
      15. 4.2.15 示例 24 - 锁定输出屏蔽
      16. 4.2.16 示例 25 - 输入流水线模式
      17. 4.2.17 示例 26 - 计时流水线模式
    3. 4.3 专家示例
      1. 4.3.1 示例 27 - SPI 数据导出
      2. 4.3.2 示例 28 - SPI 数据导出 DMA
      3. 4.3.3 示例 29 - 时间戳
      4. 4.3.4 示例 30 - 循环冗余校验
      5. 4.3.5 CLB TDM 串行端口
      6. 4.3.6 CLB LED 驱动器
      7. 4.3.7 FPGA/CPLD 到 C2000 示例
  8. 5在现有 DriverLib 工程中启用 CLB 工具
  9. 6常见问题解答 (FAQ)
  10. 7修订历史记录

3.2 更新变量路径

上面导入的空 CLB 工程不仅能够为 C28x 目标器件生成“.out”文件，而且能够生成设计的仿真文件和 HTML/SVG 方框图。要使用编译后处理步骤创建方框图，必须为 C2000Ware 根和节点工具的位置设置正确的路径。要仔细检查这些路径是否正确，请执行以下操作：

  1. 右键点击工程并选择“Project Properties”。
  2. 在“Resources”下，选择“Linked Resources”。
  3. 检查以确保下面的所有路径均正确：
    1. C2000WARE_ROOT（此路径用于 CLB 方框图和其他包含路径）
      GUID-4B8F18D1-49DA-48D5-B769-144FAF7C80C9-low.png图 3-2 链接资源
  4. 如果名称左侧的图标不是文件夹，而是一个感叹号，则表示您的系统上不存在该路径，您必须手动选择正确的路径
  5. 检查以确保以下系统变量的路径正确：
    1. NODE_TOOL
      GUID-D409737B-E049-4792-AC80-DBD17D43E02F-low.png图 3-3 构建变量

要生成方框图，必须将构建变量 GENERATE_DIAGRAM 设置为 1。通过转到“Project Properties”>“Build”>“Variables”，可以找到工程的构建变量，如图 3-4 中所示。此变量允许在构建工程后运行“Steps”下面列出的编译后处理步骤。这些方框图可以在工程相关构建配置下的“diagrams”目录中找到，如图 5-5 中所示。

注： 对于 Mac 和 Linux，编译后处理步骤中使用的条件将无法正确执行。要生成方框图，必须删除测试 if ${GENERATE_DIAGRAM} == 1。

GUID-4567E1AD-6347-4D8B-940E-B5053EE45CB4-low.png图 3-4 用于生成方框图的构建变量