ZHCU481E october   2022  – july 2023

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 关键系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 重点产品
      1. 2.2.1 C2000 实时 MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 设计注意事项
      1. 2.3.1 Tamagawa T-Format 协议
      2. 2.3.2 C2000 T-Format 编码器接口概述
      3. 2.3.3 TIDM-1011 板实现
      4. 2.3.4 MCU 资源要求
      5. 2.3.5 特定于器件的资源使用情况
        1. 2.3.5.1 CRC 计算
        2. 2.3.5.2 输入、输出信号和 CLB 逻辑块
      6. 2.3.6 CLB T-Format 实现详细信息
        1. 2.3.6.1 事务波形
          1. 2.3.6.1.1 IDLE 状态
          2. 2.3.6.1.2 TRANSMIT_DATA 状态
          3. 2.3.6.1.3 WAIT_FOR_START 状态
          4. 2.3.6.1.4 RECEIVE_DATA 状态
        2. 2.3.6.2 通信逻辑块设计
        3. 2.3.6.3 逻辑视图
      7. 2.3.7 CLB 接收数据 CRC 实现
      8. 2.3.8 PM T-Format 编码器接口库
        1. 2.3.8.1 PM T-Format 参考设计命令
        2. 2.3.8.2 PM T-Format 参考设计中支持的函数
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件
      1. 3.1.1 TIDM-1011 跳线配置
    2. 3.2 软件
      1. 3.2.1 C2000 驱动程序库 (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 可配置逻辑块工具
      4. 3.2.4 安装 Code Composer Studio™ 和 C2000WARE-MOTORCONTROL-SDK
      5. 3.2.5 查找参考软件
    3. 3.3 测试和结果
      1. 3.3.1 硬件配置
      2. 3.3.2 构建和加载项目
      3. 3.3.3 运行代码
      4. 3.3.4 电缆长度验证
      5. 3.3.5 基准测试
      6. 3.3.6 疑难解答
  10. 4设计文件
  11. 5相关文档
    1. 5.1 商标
  12. 6术语
  13. 7关于作者
  14. 8修订历史记录

2.3.5.2 输入、输出信号和 CLB 逻辑块

本节介绍了每个器件上使用的输入/输出和 CLB 逻辑块连接。

注： 在输入/输出图中，彩色圆圈中的字母表示端口连接。
  • 通信逻辑块：节 2.3.6中介绍了连接器 A、B、C 和 G。
  • CRC 逻辑块：节 2.3.7中介绍了连接器 B、F、E 和 A。

使用的 GPIO 引脚和 SPI 模块取决于特定于器件的 LaunchPad 和 BOOSTXL-POSMGR BoosterPack 引脚排列。CLB 的输入和输出连接取决于该器件的特性。使用的具体逻辑块实例取决于逻辑块覆盖 SPICLK 等其他信号的能力。表 2-11 总结了每个器件系列使用的输入/输出资源。每个器件的 I/O 图详细说明了使用了哪些 GPIO 和 CLB 逻辑块。

表 2-11 每个器件的输入/输出和逻辑块摘要
器件 I/O 图 CLB RX CRC 逻辑块 (3) SPI 模块 CLB 至 SPICLK 其他 I/O
F2837xD 图 2-6 否 SPI-B 外部连接 EPWM4B 的逻辑块 4 覆盖。(1)
器件 INPUTXBAR 和 OUTPUTXBAR
F28004x 图 2-7 是 SPI-B 直接由 CLB 驱动 器件 INPUTXBAR 和 OUTPUTXBAR
F28003x
F28002x		 图 2-8 是 SPI-B 直接由 CLB 驱动 CLB_INPUTXBAR 和 CLB_OUTPUTXBAR
F2838x 图 2-9 (2) 是 SPI-B 直接由 CLB 驱动 CLB_INPUTXBAR 和 CLB_OUTPUTXBAR
F28P65x 图 2-10 是 SPI-D 直接由 CLB 驱动 CLB_INPUTXBAR 和 CLB_OUTPUTXBAR
(1) CLB 逻辑块 4 会覆盖 EPWM4B 输出信号以控制 GPIO7。不使用其他 ePWM 功能。
(2) LaunchPad 开发平台不支持 F2838x 系列。I/O 图中展示了 TMDXIDDKF273XD 硬件平台使用的引脚。
(3) 对于具有 CRC 逻辑块的器件，I/O 图中展示了通信逻辑块和 CRC 逻辑块之间的连接。
注： 在本文档发布时，TMDXIDDKF273XD 开发套件项目支持 F2837xD 和 F28004x。为方便起见，I/O 图中提供了 BOOSTXL_POSMGR 和 TMDXIDDKF273XD 平台的 GPIO。
GUID-20221011-SS0I-JZNJ-MMSD-9SZXMMSPWMFS-low.svg图 2-6 BOOSTXL_POSMGR 和 TMDXIDDKF273XD 的 F2837xD 输入、输出和 CLB 用法
GUID-20221011-SS0I-B13Q-2ZDS-71NTRRJ3N1DH-low.svg图 2-7 BOOSTXL_POSMGR 和 TMDXIDDKF273XD 的 F28004x 输入、输出和 CLB 用法
GUID-20221011-SS0I-LRJ7-DT1G-ZCPBQRZLTTJR-low.svg图 2-8 BOOSTXL_POSMGR 的 F28002x 和 F28003x 输入、输出和 CLB 用法
GUID-20221011-SS0I-F6LP-34MQ-7N1HKFGB5MBQ-low.svg图 2-9 TMDXIDDKF273XD 的 F2838x 输入和输出
GUID-20230710-SS0I-CFDH-FR8F-5FSLXDVK1NGN-low.svg图 2-10 BOOSTXL_POSMGR 的 F28P65x 输入、输出和 CLB 用法