ZHCU481E
october 2022 – july 2023
1
说明
资源
特性
应用
6
1
系统说明
1.1
关键系统规格
2
系统概述
2.1
方框图
2.2
重点产品
2.2.1
C2000 实时 MCU LaunchPad
2.2.2
SN65HVD78
2.2.3
TLV702
2.2.4
TPS22918-Q1
2.3
设计注意事项
2.3.1
Tamagawa T-Format 协议
2.3.2
C2000 T-Format 编码器接口概述
2.3.3
TIDM-1011 板实现
2.3.4
MCU 资源要求
2.3.5
特定于器件的资源使用情况
2.3.5.1
CRC 计算
2.3.5.2
输入、输出信号和 CLB 逻辑块
2.3.6
CLB T-Format 实现详细信息
2.3.6.1
事务波形
2.3.6.1.1
IDLE 状态
2.3.6.1.2
TRANSMIT_DATA 状态
2.3.6.1.3
WAIT_FOR_START 状态
2.3.6.1.4
RECEIVE_DATA 状态
2.3.6.2
通信逻辑块设计
2.3.6.3
逻辑视图
2.3.7
CLB 接收数据 CRC 实现
2.3.8
PM T-Format 编码器接口库
2.3.8.1
PM T-Format 参考设计命令
2.3.8.2
PM T-Format 参考设计中支持的函数
3
硬件、软件、测试要求和测试结果
3.1
硬件
3.1.1
TIDM-1011 跳线配置
3.2
软件
3.2.1
C2000 驱动程序库 (DriverLib)
3.2.2
C2000 SysConfig
3.2.3
C2000 可配置逻辑块工具
3.2.4
安装 Code Composer Studio™ 和 C2000WARE-MOTORCONTROL-SDK
3.2.5
查找参考软件
3.3
测试和结果
3.3.1
硬件配置
3.3.2
构建和加载项目
3.3.3
运行代码
3.3.4
电缆长度验证
3.3.5
基准测试
3.3.6
疑难解答
4
设计文件
5
相关文档
5.1
商标
6
术语
7
关于作者
8
修订历史记录
2.3.6.3
逻辑视图
以下几个图展示了与
节 2.3.6.2
相同的信息,不过是通过逻辑框图显示的。特别是:
图 2-14
和
图 2-15
展示了使用逻辑门的 CLB 块的内容。
图 2-16
使用该逻辑来显示主状态机如何控制其他块。
图 2-17
跟踪几个从其输入开始并经过一些相关逻辑的简单 CLB 输出信号。
图 2-18
跟踪时钟到 SPI 输出,从 Input1 开始,经过 LUT_0、FSM_0、Counter_0,一直到 Ouput_LUT_0(受 FSM_1 的 3 个输出控制)。
图 2-19
跟踪发送使能输出,从 Input0 和 Input1 开始,经过 LUT_0、Counter_0、Counter1 和 FSM_2(受 FSM_1 的 3 个输出控制)。
图 2-14
LUT、OUTLUT 和计数器
图 2-15
有限状态机
图 2-16
主状态机
图 2-17
CLB 输出 – HLC Event0 和 EPWM 输出使能
注:
只有 F2837xD 设计会覆盖 ePWM 输出。
图 2-18
CLB 输出 – 时钟到 SPI
图 2-19
CLB 输出 – RS485 使能