ZHCST23 December   2024 ADC168M102R-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟
        1. 6.3.1.1 模拟输入
        2. 6.3.1.2 模数转换器（ADC）
        3. 6.3.1.3 CONVST
        4. 6.3.1.4 时钟
        5. 6.3.1.5 复位
        6. 6.3.1.6 REFIOx
      2. 6.3.2 数字
        1. 6.3.2.1 M0 和 M1 的模式选择引脚
        2. 6.3.2.2 半时钟模式（上电与复位后的默认模式）
        3. 6.3.2.3 全时钟模式（双路输出模式下，能够在 1µs 内进行转换与数据读取）
        4. 6.3.2.4 2 位计数器
    4. 6.4 器件功能模式
      1. 6.4.1 断电模式和复位
        1. 6.4.1.1 断电模式
        2. 6.4.1.2 睡眠模式
        3. 6.4.1.3 自动休眠模式
        4. 6.4.1.4 复位
    5. 6.5 编程
      1. 6.5.1 读取数据输入 (RD)
      2. 6.5.2 串行数据输出 (SDOx)
        1. 6.5.2.1 模式 I
        2. 6.5.2.2 模式 II（仅限半时钟模式）
        3. 6.5.2.3 特殊读取模式 II（仅限半时钟模式）
        4. 6.5.2.4 模式 III
        5. 6.5.2.5 全差分模式 IV（仅限半时钟模式）
        6. 6.5.2.6 特殊模式 IV（仅限半时钟模式）
      3. 6.5.3 对基准 DAC 进行编程
  8. 7 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 接地
        2. 8.4.1.2 数字接口
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 静电放电警告
    3. 9.3 术语表
    4. 9.4 商标
    5. 9.5 接收文档更新通知
    6. 9.6 支持资源
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.7 开关特性

在建议运行条件中规定的 AVDD 和 DVDD 电源电压范围内，VREF = 2.5V（内部）以及最大吞吐量（除非另有说明）条件下测得；TA =–55°C 至 125°C 条件下的最小值和最大值；
TA = 25°C、AVDD = 5V 且 DVDD = 3.3V 时的典型值
参数 测试条件 最小值 典型值 最大值 单位
采样动态
tCONV 每个 ADC 的转换时间 半时钟模式 17.5 tCLK
全时钟模式 35
tACQ 采集时间 半时钟模式 2 tCLK
全时钟模式 4
tA 孔径延迟 6 ns
tA 匹配 50 ps
孔径抖动 50 ps
SPI 接口时序
tD1 CONVST 上升沿至 BUSY 高电平延迟(1) 2.3V ≤ DVDD ≤ 3.6V 19 ns
4.5V ≤ DVDD ≤ 5.5V 16
tD2 时钟第 18 个下降沿（半时钟模式）或第 24 个上升沿（全时钟模式）至 BUSY 低电平延迟 2.3V ≤ DVDD ≤ 3.6V 25 ns
4.5V ≤ DVDD ≤ 5.5V 20
tD3 半时钟模式下时钟上升沿至下一个数据有效延迟 2.3V ≤ DVDD ≤ 3.6V 14 ns
4.5V ≤ DVDD ≤ 5.5V 12
tH3 输出数据至时钟上升沿保持时间，半时钟模式 3 ns
tD4 时钟下降沿至下一个数据有效延迟，全时钟模式 19 ns
tH4 输出数据至时钟下降沿保持时间，全时钟模式 7 ns
tD5 RD 下降沿至第一个数据有效 2.3V ≤ DVDD ≤ 3.6V 16 ns
4.5V ≤ DVDD ≤ 5.5V 12 ns
tD6 CS 上升沿至 SDOx 三态延迟 6 ns
内部电压基准
tREFON 基准输出稳定时间 CREF = 22µF 8 ms
(1) 在自动睡眠断电模式下不适用。