ZHCST23 December   2024 ADC168M102R-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟
        1. 6.3.1.1 模拟输入
        2. 6.3.1.2 模数转换器（ADC）
        3. 6.3.1.3 CONVST
        4. 6.3.1.4 时钟
        5. 6.3.1.5 复位
        6. 6.3.1.6 REFIOx
      2. 6.3.2 数字
        1. 6.3.2.1 M0 和 M1 的模式选择引脚
        2. 6.3.2.2 半时钟模式（上电与复位后的默认模式）
        3. 6.3.2.3 全时钟模式（双路输出模式下，能够在 1µs 内进行转换与数据读取）
        4. 6.3.2.4 2 位计数器
    4. 6.4 器件功能模式
      1. 6.4.1 断电模式和复位
        1. 6.4.1.1 断电模式
        2. 6.4.1.2 睡眠模式
        3. 6.4.1.3 自动休眠模式
        4. 6.4.1.4 复位
    5. 6.5 编程
      1. 6.5.1 读取数据输入 (RD)
      2. 6.5.2 串行数据输出 (SDOx)
        1. 6.5.2.1 模式 I
        2. 6.5.2.2 模式 II（仅限半时钟模式）
        3. 6.5.2.3 特殊读取模式 II（仅限半时钟模式）
        4. 6.5.2.4 模式 III
        5. 6.5.2.5 全差分模式 IV（仅限半时钟模式）
        6. 6.5.2.6 特殊模式 IV（仅限半时钟模式）
      3. 6.5.3 对基准 DAC 进行编程
  8. 7 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 接地
        2. 8.4.1.2 数字接口
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 静电放电警告
    3. 9.3 术语表
    4. 9.4 商标
    5. 9.5 接收文档更新通知
    6. 9.6 支持资源
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

6.3.1.4 时钟

ADC168M102R-SEP 使用外部时钟，允许频率范围取决于所用模式。默认情况下（上电后）、ADC 会在半时钟模式下运行，可支持 0.5MHz 至 20MHz 的时钟范围。全时钟模式下、ADC 可支持 1MHz 至40MHz 的时钟范围。为实现最大的数据吞吐量，请保持时钟信号持续运行。不过，在突发模式下使用器件时，应当在读取访问完成之时和开始新转换以前，让时钟保持静态低电平或高电平。

将时钟占空比保持在 50%。不过，在占空比保持在 30% 至 70% 之间时，器件能够正常工作。