ZHCST23 December   2024 ADC168M102R-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟
        1. 6.3.1.1 模拟输入
        2. 6.3.1.2 模数转换器（ADC）
        3. 6.3.1.3 CONVST
        4. 6.3.1.4 时钟
        5. 6.3.1.5 复位
        6. 6.3.1.6 REFIOx
      2. 6.3.2 数字
        1. 6.3.2.1 M0 和 M1 的模式选择引脚
        2. 6.3.2.2 半时钟模式（上电与复位后的默认模式）
        3. 6.3.2.3 全时钟模式（双路输出模式下，能够在 1µs 内进行转换与数据读取）
        4. 6.3.2.4 2 位计数器
    4. 6.4 器件功能模式
      1. 6.4.1 断电模式和复位
        1. 6.4.1.1 断电模式
        2. 6.4.1.2 睡眠模式
        3. 6.4.1.3 自动休眠模式
        4. 6.4.1.4 复位
    5. 6.5 编程
      1. 6.5.1 读取数据输入 (RD)
      2. 6.5.2 串行数据输出 (SDOx)
        1. 6.5.2.1 模式 I
        2. 6.5.2.2 模式 II（仅限半时钟模式）
        3. 6.5.2.3 特殊读取模式 II（仅限半时钟模式）
        4. 6.5.2.4 模式 III
        5. 6.5.2.5 全差分模式 IV（仅限半时钟模式）
        6. 6.5.2.6 特殊模式 IV（仅限半时钟模式）
      3. 6.5.3 对基准 DAC 进行编程
  8. 7 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 接地
        2. 8.4.1.2 数字接口
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 静电放电警告
    3. 9.3 术语表
    4. 9.4 商标
    5. 9.5 接收文档更新通知
    6. 9.6 支持资源
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

4 引脚配置和功能

ADC168M102R-SEP RHB 封装，32 引脚 VQFN（顶视图）图 4-1 RHB 封装，32 引脚 VQFN（顶视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
AGND 12，30 P 模拟地。连接至模拟接地层。
AVDD 13，29 P 模拟电源，2.7V 至 5.5V。使用 1μF 陶瓷电容器解耦至 AGND。
BUSY 23 DO 转换器忙线指示器。当输入端处于保持模式时，BUSY 变为高电平，并在转换完成后恢复为低电平。
CHA0N/CHA0 8 AI 全差分反相模拟输入通道 A1 或伪差分输入 A0
CHA0P/CHA1 7 AI 全差分非反相模拟输入通道 A1 或伪差分输入 A1
CHA1N/CHA2 6 AI 全差分反相模拟输入通道 A1 或伪差分输入 A2
CHA1P/CHA3 5 AI 全差分非反相模拟输入通道 A1 或伪差分输入 A3
CHB0N/CHB0 4 AI 全差分反相模拟输入通道 B0 或伪差分输入 B0
CHB0P/CHB1 3 AI 全差分非反相模拟输入通道 B0 或伪差分输入 B1
CHB1N/CHB2 2 AI 全差分反相模拟输入通道 B1 或伪差分输入 B2
CHB1P/CHB3 1 AI 全差分非反相模拟输入通道 B1 或伪差分输入 B3
时钟 22 DI 外部时钟输入。范围为半时钟模式下的 0.5MHz 至 20MHz 或全时钟模式下的 1MHz 至 40MHz。
CMA 31 AI 通道 Ax 的共模电压输入（仅限伪差分模式）。
CMB 32 AI 通道 Bx 的共模电压输入（仅限伪差分模式）。
CONVST 19 DI 转换开始。ADC 在 CONVST 的上升沿从采样模式切换到保持模式。此后，转换从时钟引脚的下一个上升沿开始。
CS 21 DI 芯片选择。当该引脚为低电平时，SDOx、SDI 和 RD 引脚处于活动状态。当该引脚为高电平时，SDOx 输出端处于三态，SDI 和 RD 输入端被忽略。
DGND 28 P 数字地。连接至数字接地层。
DVDD 27 P 数字电源，2.3V 至 5.5V。使用 1μF 陶瓷电容器解耦至 DGND。
M0 17 DI 模式引脚 0。选择模拟输入通道模式（请参阅 表 6-5）。
M1 16 DI 模式引脚 1。选择数字输出模式（请参阅 表 6-5）。
NC 14、15、26 NC 这个引脚不是内部连接。
RD 20 DI 读数据。SDOx 输出端和 SDI 输入端的同步脉冲。仅当 CS 为低电平时才会触发 RD。
REFIO1 9 AIO 基准电压输入/输出 1。将 22µF 陶瓷电容器连接至 RGND。
REFIO2 10 AIO 基准电压输入/输出 2。将 22µF 陶瓷电容器连接至 RGND。
RGND 11 P 基准接地。通过专用过孔将该引脚连接至模拟接地层。
SDI 18 DI 串行数据输入。该引脚可设置内部寄存器。当 CS 为高电平时，SDI 上的数据将被忽略。
SDOA 25 DO 转换器 A 的串行数据输出。当 CS 为高电平时，该引脚处于三态。
SDOB 24 DO 转换器 B 的串行数据输出。仅当 M1 为低电平时处于活动状态。当 CS 为高电平时，该引脚处于三态。
(1) AI = 模拟输入，AIO = 模拟输入/输出，DI = 数字输入，DO = 数字输出，P = 电源，NC = 未连接。