ZHCST23 December   2024 ADC168M102R-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟
        1. 6.3.1.1 模拟输入
        2. 6.3.1.2 模数转换器（ADC）
        3. 6.3.1.3 CONVST
        4. 6.3.1.4 时钟
        5. 6.3.1.5 复位
        6. 6.3.1.6 REFIOx
      2. 6.3.2 数字
        1. 6.3.2.1 M0 和 M1 的模式选择引脚
        2. 6.3.2.2 半时钟模式（上电与复位后的默认模式）
        3. 6.3.2.3 全时钟模式（双路输出模式下，能够在 1µs 内进行转换与数据读取）
        4. 6.3.2.4 2 位计数器
    4. 6.4 器件功能模式
      1. 6.4.1 断电模式和复位
        1. 6.4.1.1 断电模式
        2. 6.4.1.2 睡眠模式
        3. 6.4.1.3 自动休眠模式
        4. 6.4.1.4 复位
    5. 6.5 编程
      1. 6.5.1 读取数据输入 (RD)
      2. 6.5.2 串行数据输出 (SDOx)
        1. 6.5.2.1 模式 I
        2. 6.5.2.2 模式 II（仅限半时钟模式）
        3. 6.5.2.3 特殊读取模式 II（仅限半时钟模式）
        4. 6.5.2.4 模式 III
        5. 6.5.2.5 全差分模式 IV（仅限半时钟模式）
        6. 6.5.2.6 特殊模式 IV（仅限半时钟模式）
      3. 6.5.3 对基准 DAC 进行编程
  8. 7 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 接地
        2. 8.4.1.2 数字接口
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 静电放电警告
    3. 9.3 术语表
    4. 9.4 商标
    5. 9.5 接收文档更新通知
    6. 9.6 支持资源
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

6.3.1.1 模拟输入

如图 6-1所示，每个 ADC 均由一个输入多路复用器馈电。每个多路复用器用于全差分2:1配置（表 6-1）或伪差分4:1配置（表 6-2）。

ADC168M102R-SEP 输入多路复用器配置图 6-1 输入多路复用器配置

全差分模式下，可利用外部 M0 引脚或配置（CONFIG）寄存器中的 C[1：0] 位进行通道选择。伪差分模式下，利用 SEQFIFO 寄存器进行通道选择。无论处于哪种模式，更改多路复用器设置都会影响下一个 CONVST 脉冲开始的转换。

表 6-1 全差分 2:1 多路复用器配置
C1 C0 ADC+ ADC–
0 x CHx0P CHx0N
1 x CHx1P CHx1N
表 6-2 伪差分 4:1 多路复用器配置
C1 C0 ADC+ ADC–
0 0 CHx0 CMx/REFIOx
0 1 CHx1 CMx/REFIOx
1 0 CHx2 CMx/REFIOx
1 1 CHx3 CMx/REFIOx

该转换器的输入路径为全差分路径，能够在 100kHz 下提供 92dB 的良好共模抑制能力。高共模抑制比（CMRR）还有助于抑制恶劣工业环境中的噪声。

每个 40pF 采样保持电容（图 6-2中的CS）通过开关连接至多路复用器输出。转换过程中，打开开关可保留采样数据。转换完成后，两个电容在一个时钟周期以内预充电至 REFIOx 引脚处电压。预充电后，多路复用器输出再次连接采样电容。模拟输入引脚上的电压通常与基准电压不同。因此，在采集时间 tACQ 期间（参阅图 5-1与图 5-2），将采样电容充电至 16 位精度的一半 LSB。

ADC168M102R-SEP 等效模拟输入电路图 6-2 等效模拟输入电路

BUSY 信号处于低电平时，采集开始。开始采集时，关闭输入开关（完成前一次转换与预充电后），出现 CONVST 信号上升沿时，采集完成。如果器件全速运行，采集时间通常为 100ns。

如方程式 1所示，根据 ADC168M102R-SEP 的分辨率，计算 n = 16 时的驱动运算放大器的最小 -3dB 带宽：

方程式 1. ADC168M102R-SEP

tACQ = 100ns 时，ADC168M102R-SEP 的驱动放大器的最小带宽为 19MHz。如果应用允许更长的采集时间，所需带宽可能会更小。

如果给定应用无法满足方程式 1中的建立要求，就会出现增益误差。然而，由于存在电容预充电情况，因此不会直接影响线性度与总谐波失真（THD）。

建议将德州仪器（TI）的 OPA365用作驱动器。除了提供所需带宽以外，OPA365 还能够提供较低的失调电压与出色的总谐波失真（THD）性能（参阅应用和实施部分）。

一般情况下，ADC 采样电容会导致驱动运算放大器相位裕度降低。电容与放大器之间放置的电阻器能够限制这种影响。因此，请在开关上串联一个 100Ω 的内部电阻器（RSER）。开关电阻（RSW）通常为 100Ω；参阅（图 6-2）。

如果信号源（RSOURCE）的阻抗满足方程式 2以下要求，则不需要输入驱动器：

方程式 2. ADC168M102R-SEP

其中：

  • ADC168M102R-SEP 的分辨率 n = 16
  • 采样电容 CS = 40pF
  • 输入电阻值 RSER = 100Ω
  • 开关电阻值 RSW = 100Ω

tACQ = 100ns 时，确保 ADC168M102R-SEP 的最大源阻抗小于 12Ω。如果 ADC 在较低数据速率下使用，源阻抗可能更高。

ADC 的差分输入电压范围为 ±VREF，即：所选 REFIOx 引脚上的电压。

对于所有输入，电压保持在低于 AGND 但高于 AVDD 的 0.3V 限值范围以内。不允许让直流电流流过输入端。如果超过该等限值，会导致内部 ESD 二极管导通，导致漏电流增大、可能进而导致器件损坏。只有采样保持电容再充电时，才需要电流。

将任何未使用的输入直接连接至 AGND 或 RGND，无需下拉电阻器。