ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
RD 输入端控制串行数据输出端 SDOx。RD 脉冲的下降沿触发输出数据第一位的输出。当 CID 为 0 时,SDOx 上输出数据的第一位是模拟输入通道指示符。当 CID 为 1 时,SDOx 上输出数据的第一位是转换结果 MSB 或所选寄存器的第 15 位。该位之后为输出位,这些输出位在半时钟模式下随时钟上升沿更新,或在全时钟模式下随时钟下降沿更新。
RD 输入可单独控制,也可与 CONVST 输入结合使用(有关详细的计时示意图,请参阅 图 8-2)。如果单独控制 RD,则只要转换过程完成(即在下降 BUSY 沿之后)就发出 RD。但是,要实现最大数据速率,应在正进行转换期间读取转换结果。在半时钟模式下,请勿在开始转换后的第 16 个和第 19 个时钟周期之间发出 RD 脉冲。在全时钟模式下,在开始转换后,不要在全时钟模式下的第 34 个和第 36 个时钟周期之间发出 RD 脉冲。
如果在未发出新转换命令的情况下重复进行读取访问,则上一次转换的结果会再次显示在输出端上。仅在 BUSY 为低电平时执行重复读出操作。
在全时钟模式下,当以下示值读数包含无效通道详细信息时,只有首次读取访问才会提供正确的通道信息。当 CONFIG 寄存器中的 CID 为 0 时,会出现正确的通道信息。通道信息在下一次转换时纠正。
寄存器映射 部分中介绍了用于验证内部寄存器内容的读取访问。