ZHCSQL1A May   2022  – December 2025 DP83TC813R-Q1 , DP83TC813S-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 诊断工具套件
        1. 7.3.1.1 信号质量指示器
        2. 7.3.1.2 静电放电检测
        3. 7.3.1.3 时域反射法
        4. 7.3.1.4 电压感测
        5. 7.3.1.5 BIST 和环回模式
          1. 7.3.1.5.1 数据生成器和校验器
          2. 7.3.1.5.2 xMII 环回
          3. 7.3.1.5.3 PCS 环回
          4. 7.3.1.5.4 数字环回
          5. 7.3.1.5.5 模拟环回
          6. 7.3.1.5.6 反向环回
      2. 7.3.2 合规性测试模式
        1. 7.3.2.1 测试模式 1
        2. 7.3.2.2 测试模式 2
        3. 7.3.2.3 测试模式 4
        4. 7.3.2.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1  断电
      2. 7.4.2  复位
      3. 7.4.3  待机
      4. 7.4.4  正常
      5. 7.4.5  睡眠确认
      6. 7.4.6  睡眠请求
      7. 7.4.7  睡眠失败
      8. 7.4.8  睡眠
      9. 7.4.9  唤醒
      10. 7.4.10 TC10 系统示例
      11. 7.4.11 媒体相关接口
        1. 7.4.11.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.11.2 自动极性检测和校正
        3. 7.4.11.3 Jabber 检测
        4. 7.4.11.4 交错检测
      12. 7.4.12 MAC 接口
        1. 7.4.12.1 媒体独立接口
        2. 7.4.12.2 简化媒体独立接口
        3. 7.4.12.3 简化千兆位媒体独立接口
        4. 7.4.12.4 串行千兆位媒体独立接口
      13. 7.4.13 串行管理接口
        1. 7.4.13.1 直接寄存器访问
        2. 7.4.13.2 扩展寄存器空间访问
        3. 7.4.13.3 写入操作(无后增量)
        4. 7.4.13.4 读取操作(无后增量)
        5. 7.4.13.5 写入操作(有后增量)
        6. 7.4.13.6 读取操作(有后增量)
    5. 7.5 编程
      1. 7.5.1 搭接配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC813 寄存器
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 社区资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

详细设计过程

使用以太网 PHY 创建新系统设计时,请遵循以下原理图捕获过程:

  1. 使用原理图检查清单中的“Strap 配置工具”选项卡选择正确的外部自举电阻器。
  2. 使用节 7.5.1中所述所需的 PHY 硬件配置。
  3. 浏览并使用原理图检查清单中的“Pinwise 检查清单”选项卡并作为原理图设计的指南。
  4. 使用 DP83TC812、DP83TC813 和 DP83TC814: Open Alliance 规范合规性配置,作为为连接到 TRD_M 和 TRD_P 引脚的 MDI 电路选择元件的指南。

应遵循如下布局过程:

  1. 靠近电路板边缘布置 PHY,以便将短 MDI 布线连接至所需连接器。
  2. 布置 MDI 外部组件:CMC、直流阻断电容器、CM 终端、MDI 耦合电容器和 ESD 分流器。
  3. 在顶层 CMC 下方创建金属浇注禁止区域,之后在顶层下方至少创建一层。
  4. MDI TRD_M 和 TRD_P 布线通过 100Ω 差分方式进行。
  5. 靠近 XI 和 XO 引脚布置时钟源。
  6. 在 MII、RMII 或 RGMII 模式下,xMII 引脚布线为 50Ω,且为以接地为基准的单端连接。
  7. 发送路径 xMII 引脚的连接方式可使设置和保存计时不违反 PHY 要求。
  8. 接收路径 xMII 引脚的连接方式可使设置和保持计时不违反 MAC 要求。
  9. 在 SGMII 模式下运行时,xMII RX_P、RX_M、TX_P 和 TX_M 引脚的连接方式能够实现 100Ω 差分。
  10. 靠近 PHY 布置 MDIO 上拉电阻器。
  11. 浏览原理图检查清单中的“布局检查清单”选项卡并作为您的设计指南。