ZHCSQL1A May   2022  – December 2025 DP83TC813R-Q1 , DP83TC813S-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 诊断工具套件
        1. 7.3.1.1 信号质量指示器
        2. 7.3.1.2 静电放电检测
        3. 7.3.1.3 时域反射法
        4. 7.3.1.4 电压感测
        5. 7.3.1.5 BIST 和环回模式
          1. 7.3.1.5.1 数据生成器和校验器
          2. 7.3.1.5.2 xMII 环回
          3. 7.3.1.5.3 PCS 环回
          4. 7.3.1.5.4 数字环回
          5. 7.3.1.5.5 模拟环回
          6. 7.3.1.5.6 反向环回
      2. 7.3.2 合规性测试模式
        1. 7.3.2.1 测试模式 1
        2. 7.3.2.2 测试模式 2
        3. 7.3.2.3 测试模式 4
        4. 7.3.2.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1  断电
      2. 7.4.2  复位
      3. 7.4.3  待机
      4. 7.4.4  正常
      5. 7.4.5  睡眠确认
      6. 7.4.6  睡眠请求
      7. 7.4.7  睡眠失败
      8. 7.4.8  睡眠
      9. 7.4.9  唤醒
      10. 7.4.10 TC10 系统示例
      11. 7.4.11 媒体相关接口
        1. 7.4.11.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.11.2 自动极性检测和校正
        3. 7.4.11.3 Jabber 检测
        4. 7.4.11.4 交错检测
      12. 7.4.12 MAC 接口
        1. 7.4.12.1 媒体独立接口
        2. 7.4.12.2 简化媒体独立接口
        3. 7.4.12.3 简化千兆位媒体独立接口
        4. 7.4.12.4 串行千兆位媒体独立接口
      13. 7.4.13 串行管理接口
        1. 7.4.13.1 直接寄存器访问
        2. 7.4.13.2 扩展寄存器空间访问
        3. 7.4.13.3 写入操作（无后增量）
        4. 7.4.13.4 读取操作（无后增量）
        5. 7.4.13.5 写入操作（有后增量）
        6. 7.4.13.6 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 8 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC813 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 社区资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.4.12.3 简化千兆位媒体独立接口

DP83TC813-Q1 还支持 RGMII 2.0 版指定的简化千兆位媒体独立接口 (RGMII)，并支持 LVCMOS。RGMII 旨在减少连接 MAC 和 PHY 所需的引脚数。为实现这一目标，将对控制信号进行多路复用。时钟的上升沿和下降沿都用于对发送和接收路径中的控制信号引脚进行采样。在时钟的上升沿对数据进行采样。对于 100Mbps 运行，RX_CLK 和 TX_CLK 都以 25MHz 运行。

RGMII 信号概述如 表 7-11 所示：

表 7-11 RGMII 信号
功能引脚
数据信号TX_D[3:0]
RX_D[3:0]
控制信号TX_CTRL
RX_CTRL
时钟信号TX_CLK
RX_CLK
DP83TC813S-Q1 DP83TC813R-Q1 RGMII 连接图 7-16 RGMII 连接
表 7-12 RGMII 发送编码
TX_CTRL
（正边沿）		TX_CTRL
（负边沿）		TX_D[3:0]说明
000000 至 1111正常帧间
010000 至 1111保留
110000 至 1111正常数据发送
1

0

0000 至 1111发送错误传播
表 7-13 RGMII 接收编码
RX_CTRL
（正边沿）		RX_CTRL
（负边沿）		RX_D[3:0]说明
000000 至 1111正常帧间
010000 至 1101保留
011110错误载波指示
011111保留
100000 至 1111正常数据接收
110000 至 1111有错误的数据接收

在数据包接收期间，RX_CLK 可以在正脉冲或负脉冲上延伸，以适应从内部自由运行时钟到恢复时钟（数据同步）的切换。数据可以在时钟的下降沿重复，因为双倍数据速率 (DDR) 只需要 1Gbps 操作，但 DP83TC813-Q1 不支持该操作。

DP83TC813-Q1 支持带内状态指示，有助于简化链路状态检测。RX_D[3:0] 引脚上的帧间信号如表 7-14 所示。

表 7-14 RGMII 带内状态
RX_CTRLRX_D3RX_D[2:1]RX_D0
00

注意：

带内状态仅在 RX_CTRL 为低电平时有效		双工状态：

0 = 半双工

1 = 全双工

RX_CLK 时钟速度：

00 = 2.5 MHz

01 = 25 MHz

10 = 125 MHz

11 = 保留

链路状态：

0 = 未建立链路

1 = 已建立有效链路