ZHCADH3A December 2023 – May 2025 MSPM0C1103 , MSPM0C1103-Q1 , MSPM0C1104 , MSPM0C1104-Q1 , MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G1518 , MSPM0G1519 , MSPM0G3105 , MSPM0G3105-Q1 , MSPM0G3106 , MSPM0G3106-Q1 , MSPM0G3107 , MSPM0G3107-Q1 , MSPM0G3505 , MSPM0G3505-Q1 , MSPM0G3506 , MSPM0G3506-Q1 , MSPM0G3507 , MSPM0G3507-Q1 , MSPM0G3518 , MSPM0G3518-Q1 , MSPM0G3519 , MSPM0G3519-Q1 , MSPM0H3216 , MSPM0H3216-Q1 , MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228
MSPM0 系列基于 ARM Cortex M0+ CPU 内核架构。STM8 系列基于 STM8 CPU 内核架构。表 3-1 概要展示了 MSPM0 系列 CPU 与 STM8 的一般功能比较。
| 特性 | STM8L 和 STM8S | MSPM0C、MSPM0L 和 MSPM0H |
|---|---|---|
| 架构 | 增强型 STM8 CPU 内核 | Arm Cortex M0+ |
| 数据总线宽度 | 8 位 | 32 位 |
| 指令集 | 复杂指令集 | 精简指令集 |
| 指令数量 | 80 | 56 |
| 乘法指令 | MUL (8 × 8) | MULS (32 × 32) |
| 除法指令 | DIV (16 x 8)、DIVW (16 x 16) | MATHACL 支持 32 位除法(1) |
| 流水线 | 3 级 | 2 级 |
| 工作频率(最大值) | 16MHz 或 24MHz(2) | 24MHz 或 32MHz(3) |
| DMA | 是 | 是 |
| Coremark/MHz | 不可用(4) | 2.39(5) |