ZHCABZ7D October   2015  – May 2026 DP83867CR , DP83867CS , DP83867E , DP83867IR , DP83867IS

 

  1.   1
  2.   摘要
  3.   商标
  4. 1DP83867 应用概述
  5. 2排查应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 器件运行状况检查
      1. 2.2.1 电压检查
      2. 2.2.2 探测 RESET_N 信号
      3. 2.2.3 探测 RBIAS
      4. 2.2.4 探测 XI 时钟
      5. 2.2.5 在初始化期间探测搭接引脚
      6. 2.2.6 探测串行管理接口(MDC、MDIO)
        1. 2.2.6.1 读取并检查寄存器值
    3. 2.3 MDI 运行状况检查
      1. 2.3.1 磁性元件
      2. 2.3.2 探测 MDI 信号
      3. 2.3.3 检查链路质量
        1. 2.3.3.1 提高短电缆链路裕度
        2. 2.3.3.2 提高通道间链路裕度
      4. 2.3.4 PMA 合规性
    4. 2.4 MII 运行状况检查
      1. 2.4.1 MII 检查
      2. 2.4.2 GMII 检查
      3. 2.4.3 RGMII 检查
      4. 2.4.4 SGMII 检查
    5. 2.5 环回和 PRBS
      1. 2.5.1 环回模式
      2. 2.5.2 通过 MAC 发送和接收数据包
      3. 2.5.3 通过 BIST 发送和接收数据包
  6. 3应用特定调试
    1. 3.1 在 100Mbps 全双工强制模式下建立链路
    2. 3.2 1Gbps 通信中的链路建立不稳定问题调试
    3. 3.3 DP83867PHY 和 DP83867PHY 无法以 1Gbps 建立链路
    4. 3.4 EMC 调试
    5. 3.5 低 IPG 链路中的数据包错误
    6. 3.6 10Base-Te TP_IDL 故障
    7. 3.7 拉长 RGMII 上升/下降时间
  7. 4工具和参考
    1. 4.1 扩展寄存器访问
  8. 5结论
  9. 6参考资料
  10. 7修订历史记录

MII 检查

媒体独立接口 (MII) 是一个同步 4 位宽半字节数据接口,用于将 PHY 连接到 MAC。MII 操作仅适用于 DP83867 的 PAP 型号。

MII 信号具体汇总如下:

表 2-8 MII 信号
功能引脚

数据信号

TX_D[3:0]

RX_D[3:0]

发送和接收信号

TX_EN

RX_DV

误差信号

RX_ER

DP83867 MII 信令图 2-12 MII 信令
TX_D[3:0] 上的数据锁存在 PHY 上,基准为 TX_CLK。RX_D[3:0] 上的数据以 RX_CLK 为基准提供。如果怀疑 MAC TX 或 RX 总线有问题,请探测布线接收器侧的线路,确保满足接收器的建立时间和保持时间要求。

表 2-9 100M MII 时序
规格最小值

典型值

最大值

单元

TX_CLK 高电平/低电平时间

16

20

24

ns

TX_D[3:0],、TX_EN 设置为 TX_CLK

10

ns

TX_D[3:0],来自 TX_CLK 的 、TX_EN 保持

0

ns

RX_CLK 高电平/低电平时间

16

20

24

ns

RX_D[3:0]、RX_ER、RX_DV 相对于 RX_CLK 上升的延迟时间

10

30

ns

DP83867 100M RX_CLK 高电平时间图 2-13 100M RX_CLK 高电平时间
DP83867 来自 RX_CLK 的 100M RX_D1 延迟图 2-14 来自 RX_CLK 的 100M RX_D1 延迟