在测试板的隔离侧，一个高压 3kV 2.2nF 电容器与一个 2.2kV、3.3MΩ 电阻器并联放置在保护接地和大地接地之间，用于提供一个瞬态能量放电路径。隔离侧上有两个放电路径。测试板上的非隔离区使用了相同的方案。

ADS8686S 和精密主机接口 (PHI) 控制器板间的数字线路上的 49.9Ω 阻尼电阻旨在减弱电气瞬态信号，并减慢快速逻辑边沿，以便尽可能地减少 EMI（电磁干扰）或 RFI（射频干扰）问题。

去耦电容放置在尽可能靠近需要去耦的器件的位置，并使用过孔连接到接地层。使用电源层而不是单独的走线，以便减少电感并为接地层提供更好的去耦。

ADS8686S 是单端输入 ADC；但是，它会对正引脚 (AIN_nA/B) 和负输入引脚 (AIN_nA/BGND) 之间的差值进行采样。在这种设计中，每个沟道中这两个信号的走线作为一个差分对彼此靠近布线，这样一来，这两条走线受到的任何外部干扰和噪声干扰都会向两条走线增加等量的干扰。因此，感应噪声信号是一种共模信号，ADC 将会在共模抑制比 (CMRR) 规格限制范围内抑制该信号。

多层 PCB 中应尽可能避免过孔或导通孔，这是因为每个过孔都会引入电容和电感。此外，时钟等关键走线应在同一层上布线，而不使用过孔，以便尽可能地减少射频 (RF) 发射和易感性。在这种设计中，不使用过孔进行跨层模拟信号布线，所有模拟信号的走线都布置在顶层。

ADS8686S EMC 测试板基于四层 PCB，这是实用性建议推荐的最小叠层数量。第二层是内部接地（GND 和 IGND）层，可实现良好的去耦，以及作为相邻层时用做接地回路。到达电路板边缘的电源层和接地层噪声可能会辐射到电路板之外。在围绕整个电路板的 PCB 边缘上具有防护环，这是一种接地技术，可以将噪声反射回电路板，并将噪声环境隔离在防护环之外，这是因为正常工作时没有电流会流过保护环。防护环通常连接到外壳和接地。ADS8686S EMC 测试板上的防护环设计在顶层和底层，这些层上的边缘防护装置每 100mil 间隔使用过孔连接在一起，最高可以减弱 GHz 的高频信号发射。

在 EMC 测试板上，整个隔离栅的间隔设计得尽可能宽，以便保持 IEC 测试的高压隔离要求。暴露在 PCB 板边缘的平面可以提供一个击穿路径，尤其是当平面末端以尖角形位于电路板的边缘时，此时它会增强电场并成为一个电弧位置。图 2-2 中一个良好的 PCB 设计示例表明，内部平面的尖角平面被磨圆，并且从边缘位置后移，以便加强隔离设计并避免潜在的击穿。