很多 Δ-Σ ADC 都提供斩波功能来帮助减少误差和提高精度。斩波是一项采样技术，该技术会对两次转换一起求平均值：一次转换具有正常极性，而另一次转换具有反极性，因此最终转换结果基本上没有失调或失配误差。一些不同的斩波技术示例包括：

• 输入（全局）斩波 – 消除 ADC 的内部偏移，与恒定偏移校准类似。
• 桥接芯片（交流激励）– 通常与惠斯通电桥电路配合使用来从 ADC 的外部信号调节电路消除偏移。
• IDAC 斩波（旋转）– 与双 IDAC、3 线 RTD 系统配合使用，以消除 IDAC 失配的影响。

斩波会影响转换延迟，因为需要多次转换来确定单个斩波转换结果。此外，即使是对相同的通道进行采样，数字滤波器也会在每次转换后复位，因为输入极性会交换。ADC 数据表中介绍并量化了此行为。例如，图 5-6 显示了当全局斩波处于启用状态时，ADS124S08 如何处理低延迟和 sinc³ 滤波器的数据。

图 5-6 使用 ADS124S08 低延迟和 Sinc³ 滤波器时的全局斩波转换模式序列

启动转换后，图 5-6 中的低延迟和 sinc³ 滤波器都需要两个完整的第一次转换延迟周期，每个都包含可编程延迟和 ADC 开销时间，第一次转换结果才能就绪。如前所述，这是因为输入信号极性会在每次转换后交换，这要求数字滤波器每次都要复位。例如，当 ODR = 100SPS 时，根据表 5-1，需要 30.254ms 才能从 ADS124S08 sinc³ 滤波器获得第一个稳定的转换结果。当全局斩波模式处于启用状态时，此时间会翻倍，即 2 ∙ 30.254ms = 60.508ms，因此第一次转换数据的有效数据速率为 16.5SPS。

第二次及后续转换遵循类似的过程，如节 5.2中所述。如果 ADC 处于单次模式，并且用户在同一通道上触发第二次转换，则整个过程会重新开始。这需要对两个新的转换一起求平均值，因此需要两个额外的第一次转换延迟周期，才能生成一个稳定的转换结果。如果 ADC 处于连续转换模式，则第二次或后续转换会对前一个转换和当前转换求平均值，从而生成下一个稳定的转换结果。此行为只需一个额外的第一次转换延迟周期。图 5-6 中也显示了连续转换模式下的第二次及后续转换行为。继续采用前一个示例，当 ODR = 100SPS 且全局斩波处于启用状态时，生成第一个转换结果需要 60.508ms，而在连续转换模式下生成第二个或后续转换结果需要 30.254ms。

并非所有 ADC 都提供斩波功能，斩波行为也并非都完全相同。请参阅具体的 ADC 数据表，以确定斩波功能启用时如何计算转换延迟。