ZHCABB1B August   2021  – January 2023 AM68 , AM68A , AM69 , AM69A , DRA821U , DRA829V , TDA4VM

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 特性
      1. 1.1.1 支持的特性（版本 0.10.0）
      2. 1.1.2 不支持的特性（版本 0.10.0）
    2. 1.2 电子表格概述
      1. 1.2.1 输入工作表
      2. 1.2.2 输出工作表
      3. 1.2.3 其他工作表
    3. 1.3 默认 SDK 配置
  4. 2定制 DDR 配置
    1. 2.1 Config 工作表
      1. 2.1.1 系统配置
      2. 2.1.2 存储器突发配置
    2. 2.2 DRAMTiming 工作表
      1. 2.2.1 延迟参数
      2. 2.2.2 非延迟参数
    3. 2.3 IO 控制工作表
      1. 2.3.1 确定 IO 设置
      2. 2.3.2 处理器/DDR 控制器 IO
      3. 2.3.3 DRAM I/O
  5. 3软件注意事项
    1. 3.1 更新 U-Boot
      1. 3.1.1 更新 DDR 寄存器设置
      2. 3.1.2 更新源以设置可用存储器大小
    2. 3.2 更新 RTOS PDK
      1. 3.2.1 更新 DDR 寄存器设置
  6. 4疑难解答指南
    1. 4.1 主题/问题
      1. 4.1.1 主题 1
      2. 4.1.2 主题 2
      3. 4.1.3 主题 3
  7. 5参考文献
  8.   修订历史记录

2.1.1 系统配置

此部分每个参数的其他详细信息可以下述列表中找到：

  1. 电路板项目名称：
    1. 说明： Jacinto 7 DDRSS 寄存器配置工具 0.10.0 或更早版本中未使用此参数。
    2. 有效值：不适用
    3. 推荐值：不适用
  2. TI 片上系统 (SoC) 器件型号：
    1. 说明：定义了系统中使用的 TI 处理器器件型号。
    2. 有效值：由下拉菜单列表定义，与工具支持的 TI 处理器相匹配。
    3. 推荐值：必须选择此参数，以便匹配系统中正在使用的 TI 处理器器件型号。工具的输出会随所选的 SoC 而变，请务必使用正确的器件型号！
  3. 系统中使用的 DDR 控制器：
    1. 说明：定义 TI SoC 的哪些 DDRSS 实例连接到外部存储并应由软件配置。
    2. 有效值：由下拉菜单列表定义，与支持的 DDR 子系统（可以为所选 TI SoC 启用）组合相匹配。
    3. 推荐值：不适用
      注： 该参数的下拉列表依赖于“TI SoC 器件型号”的用户输入。
  4. DDR 存储器类型：
    1. 说明：定义了系统中使用的 DDR 存储器类型。
    2. 有效值：由下拉菜单列表定义，与工具支持的 DDR 存储器类型相匹配。
    3. 推荐值：工具仅支持“LPDDR4”这一个选项。
  5. DDR 存储器引导频率（频率集 0）：
    1. 说明：定义了 DRAM 初始化期间 DDR 存储器时钟频率，或特定 DDR 元件数据表中定义的 tCKb。
    2. 有效值：有关支持的 tCKb 频率，请参阅特定 DDR 组件数据表。
    3. 推荐值：建议与 TI 默认值相匹配。
    注： 根据所用的 SDK 和 Jacinto 7 DDRSS 寄存器配置工具版本不同，此参数的使用影响也不同。在 SDK8.0 和 Jacinto 7 DDRSS 寄存器配置工具 0.6.0 版本之前，此参数影响着 *_F0 时序参数，但并不控制实际的 LPDDR4 引导频率。相反，在 SDK8.0 之前发布的 SDK 中，LPDDR4 引导频率是 PLL12 旁路时钟的 2 倍，或振荡器频率的 2 倍。从 SDK8.0 和 Jacinto 7 DDRSS 寄存器配置工具 0.6.0 版本开始，此参数对 *_F0 时序参数和 LPDDR4 引导频率都有影响。
  6. DDR 存储器频率（频率集 1）：
    1. 说明：当 LPDDR4 配置为频率集合点 0 时，定义了正常操作期间的目标 DDR 存储器时钟频率。
    2. 有效值：不可配置。由于工具不支持不同的频率集合点，因此该值必须与输入参数 DDR 存储器频率（频率集合 2）相匹配，并会在工具中自动更新以反映这一要求。
    3. 推荐值：不适用
  7. DDR 存储器频率（频率集合 2）：
    1. 说明：当 LPDDR4 配置为频率集合点 1 时，定义了正常操作期间的目标 DDR 存储器时钟频率。
    2. 有效值：有关支持的频率，请参阅 TI 器件专用数据表，以及特定 DDR 组件数据表。请注意此参数应当设置为时钟速率，而不是数据速率。
    3. 推荐值：值必须处于 TI 处理器 DDRSS 和 DDR 支持的最小/最大范围内。
  8. DDR 数据总线宽度：
    1. 说明：定义了 DDR 接口使用的总线宽度。
    2. 有效值：由下拉菜单列表定义，与工具支持的总线宽度相匹配。
    3. 推荐值：设置的值应当与物理数据 (DQ) IO 引脚的数量相匹配，这些引脚连接在印刷电路板 (PCB) 上的处理器 DDRSS 和 LPDDR4 存储器之间。
  9. DDR 密度：
    1. 说明：定义单等级 LPDDR4 存储器的单通道的密度。例如，如果 LPDDR4 存储器在 2 条通道和 2 个等级上的总密度为 32Gb，则此参数应当设置为 8Gb。或者，如果 LPDDR4 存储器在 2 条通道和 1 个等级上的总密度为 8Gb，则此参数应当设置为 4Gb。
    2. 有效值：由下拉菜单列表定义，与工具支持的密度相匹配。
    3. 推荐值：正如此参数的说明所述，值应当设置为与系统中使用的 LPDDR4 的密度相匹配。
  10. 芯片选择/等级：
    1. 说明：定义了 DDR 接口使用的等级或芯片选择的数量。尽管 LPDDR4 接口的每个通道都拥有唯一的芯片选择，使用 CS0_A 和 CS0_B 应当视为 1 个等级。使用 CS0_A 和 CS1_A 应当视为 2 个等级。也就是说，此参数定义了每个通道的芯片选择的数量。
    2. 有效值：由下拉菜单列表定义，与工具支持的等级相匹配。
    3. 推荐值：正如此参数的说明所述，值应当设置为与 DDR 接口中所使用的等级数量相匹配。
  11. 启用 DRAM 温度轮询：
    1. 说明：此参数在正常操作期间启用或禁用 LPDDR4 温度轮询。启用后，控制器将定期向 LPDDR4 发送模式寄存器读取申请以读取 MR4。启用 DRAM 温度轮询的目的是根据 LPDDR4 的温度动态地改变刷新率。
    2. 有效值：由下拉菜单列表定义。
    3. 推荐值：此特性的用途将依赖于系统，并可能受到 LPDDR4 在最终应用中可能受到的温度以及系统的吞吐量要求的影响。
    注： 启用此参数仅允许控制器定期读取 LPDDR4 的 MR4。它不会改变刷新率。需要软件中断服务例程来处理温度变化。

    如果未动态更改刷新率，应当确保在“DRAMTiming”工作表内相应的时序参数中编程 LPDDR4 要求的最快刷新率。

    无论参数的配置如何，都应在“DRAMTiming”工作表中将温度降额考虑在内。

  12. 系统温度梯度：
    1. 说明：定义了系统（特别是 DDR）在最终目标应用承受的最高温度梯度值。也就是说，此参数定义了 DDR 温度的变化速度。
    2. 有效值：任何大于零的十进制值。
    3. 推荐值：不适用，此参数依赖于系统，必须由最终用户定义。
    注： DRAM 温度轮询被禁用时，不使用此参数。
  13. 多 DDRSS 交错混合配置
    1. 说明：确定使用多个 DDR 子系统时这些 DDR 子系统是如何交错的。
    2. 有效值：由下拉菜单列表定义，与所选 TI SoC 及使用的 DDR 子系统数的支持配置相匹配。
  14. 多 DDRSS 交错存储大小
    1. 说明：确定交错存储区域的大小。
    2. 有效值：由下拉菜单列表定义，与基于使用的 DDR 子系统数及连接的相应 LP4 存储器的支持配置相匹配。
  15. 多 DDRSS 交错粒度
    1. 说明：确定 DDR 子系统在交错存储区域内交错的粒度。
    2. 有效值：由下拉菜单列表定义，与基于使用的 DDR 子系统数及交错存储区域大小的支持配置相匹配。