ZHCABB1B August   2021  – January 2023 AM68 , AM68A , AM69 , AM69A , DRA821U , DRA829V , TDA4VM

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 特性
      1. 1.1.1 支持的特性（版本 0.10.0）
      2. 1.1.2 不支持的特性（版本 0.10.0）
    2. 1.2 电子表格概述
      1. 1.2.1 输入工作表
      2. 1.2.2 输出工作表
      3. 1.2.3 其他工作表
    3. 1.3 默认 SDK 配置
  4. 2定制 DDR 配置
    1. 2.1 Config 工作表
      1. 2.1.1 系统配置
      2. 2.1.2 存储器突发配置
    2. 2.2 DRAMTiming 工作表
      1. 2.2.1 延迟参数
      2. 2.2.2 非延迟参数
    3. 2.3 IO 控制工作表
      1. 2.3.1 确定 IO 设置
      2. 2.3.2 处理器/DDR 控制器 IO
      3. 2.3.3 DRAM I/O
  5. 3软件注意事项
    1. 3.1 更新 U-Boot
      1. 3.1.1 更新 DDR 寄存器设置
      2. 3.1.2 更新源以设置可用存储器大小
    2. 3.2 更新 RTOS PDK
      1. 3.2.1 更新 DDR 寄存器设置
  6. 4疑难解答指南
    1. 4.1 主题/问题
      1. 4.1.1 主题 1
      2. 4.1.2 主题 2
      3. 4.1.3 主题 3
  7. 5参考文献
  8.   修订历史记录

2.3.1 确定 IO 设置

由于电路板布局存在差异，最优 IO 设置可能随系统的不同而变化，即使这些系统使用了相同的处理器和 DDR。因此，执行 Jacinto7 LPDDR4 电路板设计和布局指南 所述的仿真并分析波形，以确定可提供最佳裕度的设置很重要。此过程可能需要多次仿真迭代才能确定最佳设置。一般的出发点是，可以选择驱动强度和端接设置来匹配 PCB 迹线阻抗。有关执行仿真的更多信息，请参阅 Jacinto7 LPDDR4 电路板设计和布局指南。