ZHCABB1B August   2021  – January 2023 AM68 , AM68A , AM69 , AM69A , DRA821U , DRA829V , TDA4VM

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 特性
      1. 1.1.1 支持的特性（版本 0.10.0）
      2. 1.1.2 不支持的特性（版本 0.10.0）
    2. 1.2 电子表格概述
      1. 1.2.1 输入工作表
      2. 1.2.2 输出工作表
      3. 1.2.3 其他工作表
    3. 1.3 默认 SDK 配置
  4. 2定制 DDR 配置
    1. 2.1 Config 工作表
      1. 2.1.1 系统配置
      2. 2.1.2 存储器突发配置
    2. 2.2 DRAMTiming 工作表
      1. 2.2.1 延迟参数
      2. 2.2.2 非延迟参数
    3. 2.3 IO 控制工作表
      1. 2.3.1 确定 IO 设置
      2. 2.3.2 处理器/DDR 控制器 IO
      3. 2.3.3 DRAM I/O
  5. 3软件注意事项
    1. 3.1 更新 U-Boot
      1. 3.1.1 更新 DDR 寄存器设置
      2. 3.1.2 更新源以设置可用存储器大小
    2. 3.2 更新 RTOS PDK
      1. 3.2.1 更新 DDR 寄存器设置
  6. 4疑难解答指南
    1. 4.1 主题/问题
      1. 4.1.1 主题 1
      2. 4.1.2 主题 2
      3. 4.1.3 主题 3
  7. 5参考文献
  8.   修订历史记录

2.2.1 延迟参数

由于延迟参数依赖于频率，对于频率 0 (F0)、频率 1 (F1) 以及频率 2 (F2)，每个参数拥有唯一的输入。F0、F1 和 F2 在“Config”工作表中进行定义。因此，应当针对每个延迟参数设置所有三个输入，以与给定频率的特定 DDR 组件数据表中定义的相应值对应。例如，若要了解基于时钟频率的值，请参阅 JESD209-4D 的表 100 和表 167，网址：https://www.jedec.org/system/files/docs/JESD209-4D.pdf。有关每个延迟参数的其他详细信息，请参阅以下列表：

  1. 读取延迟：此参数应当基于是否启用了读取 DBI，设置为与 DDR 在定义频率上的读取延迟相匹配。有效输入由一个下拉列表定义。
    注： 读取延迟的下拉列表依赖于“Config”工作表中定义的“数据总线反转（读取）”参数的用户输入。
  2. 写入延迟集合：此参数定义了写入延迟集合。有效输入由一个下拉列表定义。建议保留工具针对此设置的默认值。
  3. 写入延迟：此参数应当基于所选择的写入延迟集合，设置为与 DDR 在定义频率上的写入延迟相匹配。有效输入由一个下拉列表定义。
    注： 写入延迟的下拉列表依赖于“DRAMTiming”工作表中定义的“写入延迟集合”参数的用户输入。
  4. 写入恢复：此参数应当设置为与 DDR 在定义频率上的写入恢复时间相匹配。有效输入由一个下拉列表定义。
  5. ODTLon：此参数应当基于所选择的写入延迟集合，设置为与 DDR 在定义频率上的 ODTLon 延迟相匹配。有效输入由一个下拉列表定义。
    注： ODTLon 的下拉列表依赖于“DRAMTiming”工作表中定义的“写入延迟集合”参数的用户输入。
  6. ODTLoff：此参数应当基于所选择的写入延迟集合，设置为与 DDR 在定义频率上的 ODTLoff 延迟相匹配有效输入由一个下拉列表定义。
    注： ODTLoff 的下拉列表依赖于“DRAMTiming”工作表中定义的“写入延迟集合”参数的用户输入。