ZHCAAH1A February   2020  – June 2021 66AK2E05 , 66AK2G12 , 66AK2H06 , 66AK2H12 , 66AK2H14 , 66AK2L06 , TMS320C6652 , TMS320C6654 , TMS320C6655 , TMS320C6657 , TMS320C6670 , TMS320C6671 , TMS320C6672 , TMS320C6674 , TMS320C6678

 

  1.   商标
  2. 1引言
  3. 2KeyStone 错误检测和校正 - EDC 和错误校正码 - ECC
    1. 2.1 KeyStone 错误检测和校正 - EDC
      1. 2.1.1 C66x L1P - EDC 实现
      2. 2.1.2 C66x L1D
      3. 2.1.3 C66x L2 - EDC 实现
    2. 2.2 KeyStone MSMC RAM - EDC 实现
    3. 2.3 KeyStone DDR3 错误校正码 - ECC
    4. 2.4 Arm-A15 错误检测和校正 (ECC) KeyStone 支持
  4. 3参考文献
  5. 4修订历史记录
  6.   A KeyStone DSP 存储器中的单错校正双错检测 (SECDED) 覆盖
    1.     A.1 KeyStone DSP 存储器中的 SECDED 覆盖

2.1.1 C66x L1P - EDC 实现

L1P 错误检测逻辑可检测到在 L1P RAM 或 L1P 缓存中命中访问的单个位错误。在启用错误检测逻辑后，所有 64 位 DMA 写入都将更新并存储奇偶校验和有效位。小于 64 位的写入（或）非对齐写入将更新奇偶校验 RAM，从而指示“无效奇偶校验”。L1P 检查针对 L1P 上每个程序获取行为的奇偶校验，因为所有程序获取行为均为 256 位对齐。对于 DMA/IDMA 对 L1P 存储器的读访问，仅在数据大小至少为 64 位宽或 64 位宽的倍数时进行奇偶校验。

有关在 KeyStone 器件上对 L1P 执行 EDC 的完整详细信息，请参阅《TMS320C66x DSP CorePac 用户指南》。