返回页首

产品详细信息

参数

DSP 1 C66x On-chip L2 cache/RAM 1024 KB Other on-chip memory 1024 KB Total on-chip memory (KB) 1088 Operating system TI-RTOS DRAM DDR3 Serial I/O I2C, SPI, UART, UPP I2C 1 SPI 1 Operating temperature range (C) -40 to 100, 0 to 85 UART (SCI) 2 Rating Catalog open-in-new 查找其它 C6000 浮点 DSP

特性

  • One TMS320C66x DSP Core Subsystem (CorePac)
    • C66x Fixed- and Floating-Point CPU Core: Up to 850 MHz for C6654 and 600 MHz for C6652
  • Multicore Shared Memory Controller (MSMC)
    • Memory Protection Unit for DDR3_EMIF
  • Multicore Navigator
    • 8192 Multipurpose Hardware Queues with Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Peripherals
    • PCIe Gen2 (C6654 Only)
      • Single Port Supporting 1 or 2 Lanes
      • Supports up to 5 GBaud Per Lane
    • Gigabit Ethernet (GbE) Subsystem (C6654 Only)
      • One SGMII Port (C6654 Only)
      • Supports 10-, 100-, and 1000-Mbps Operation
    • 32-Bit DDR3 Interface
      • DDR3-1066
      • 4GB of Addressable Memory Space
    • 16-Bit EMIF
    • Universal Parallel Port
      • Two Channels of 8 Bits or 16 Bits Each
      • Supports SDR and DDR Transfers
    • Two UART Interfaces
    • Two Multichannel Buffered Serial Ports (McBSPs)
    • I2C Interface
    • 32 GPIO Pins
    • SPI Interface
    • Semaphore Module
    • Eight 64-Bit Timers
    • Two On-Chip PLLs
  • Commercial Temperature:
    • 0°C to 85°C
  • Extended Temperature:
    • –40°C to 100°C

All trademarks are the property of their respective owners.

open-in-new 查找其它 C6000 浮点 DSP

描述

The C6654 and C6652 are high performance fixed- and floating-point DSPs that are based on TI’s KeyStone multicore architecture. Incorporating the new and innovative C66x DSP core, this device can run at a core speed of up to 850 MHz for C6654 and 600 MHz for C6652. For developers of a broad range of applications, both C6654 and C6652 DSPs enable a platform that is power-efficient and easy to use. In addition, the C6654 and C6652 DSPs are fully backward compatible with all existing C6000™ family of fixed- and floating-point DSPs.

TI’s KeyStone architecture provides a programmable platform integrating various subsystems (C66x cores, memory subsystem, peripherals, and accelerators) and uses several innovative components and techniques to maximize intradevice and interdevice communication that lets the various DSP resources operate efficiently and seamlessly. Central to this architecture are key components such as Multicore Navigator that allows for efficient data management between the various device components. The TeraNet is a nonblocking switch fabric enabling fast and contention-free internal data movement. The multicore shared memory controller allows access to shared and external memory directly without drawing from switch fabric capacity.

For fixed-point use, the C66x core has 4× the multiply accumulate (MAC) capability of C64x+ cores. In addition, the C66x core integrates floating-point capability and the per-core raw computational performance is an industry-leading 27.2 GMACS per core and 13.6 GFLOPS per core (@850 MHz frequency). The C66x core can execute 8 single precision floating-point MAC operations per cycle and can perform double- and mixed-precision operations and is IEEE 754 compliant. The C66x core incorporates 90 new instructions (compared to the C64x+ core) targeted for floating-point and vector math oriented processing. These enhancements yield sizeable performance improvements in popular DSP kernels used in signal processing, mathematical, and image acquisition functions. The C66x core is backward code-compatible with TI’s previous generation C6000 fixed- and floating-point DSP cores, ensuring software portability and shortened software development cycles for applications migrating to faster hardware.

The C6654 and C6652 DSPs integrate a large amount of on-chip memory. In addition to 32KB of L1 program and data cache, 1024KB of dedicated memory can be configured as mapped RAM or cache. All L2 memories incorporate error detection and error correction. For fast access to external memory, this device includes a 32-bit DDR-3 external memory interface (EMIF) running at a rate of 1066 MHz and has ECC DRAM support.

This family supports a number of high-speed standard interfaces including PCI Express Gen2 and Gigabit Ethernet (PCIe and Gigabit Ethernet are not supported on the C6652). This family of DSPs also includes I2C, UART, Multichannel Buffered Serial Port (McBSP), Universal Parallel Port (uPP), and a 16-bit asynchronous EMIF, along with general-purpose CMOS IO.

The C6654 and C6652 devices have a complete set of development tools, which includes: an enhanced C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

TI’s KeyStone Multicore Architecture provides a high performance structure for integrating RISC and DSP cores with application-specific coprocessors and I/O. The KeyStone architecture is the first of its kind that provides adequate internal bandwidth for nonblocking access to all processing cores, peripherals, coprocessors, and I/O. This internal bandwidth is achieved with four main hardware elements: Multicore Navigator, TeraNet, and Multicore Shared Memory Controller.

Multicore Navigator is an innovative packet-based manager that controls 8192 queues. When tasks are allocated to the queues, Multicore Navigator provides hardware-accelerated dispatch that directs tasks to the appropriate available hardware. The packet-based system on a chip (SoC) uses the two Tbps capacity of the TeraNet switched central resource to move packets. The Multicore Shared Memory Controller lets processing cores access shared memory directly without drawing from the capacity of TeraNet, so packet movement cannot be blocked by memory access.

open-in-new 查找其它 C6000 浮点 DSP
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 54
类型 标题 下载最新的英文版本 日期
* 数据表 TMS320C6652 and TMS320C6654 Fixed and Floating-Point Digital Signal Processor 数据表 2019年 9月 4日
* 勘误表 TMS320C6654/5/7 Fixed and Floating-Point DSP Silicon Errata (Silicon Rev 1.0) 2016年 5月 19日
用户指南 SYS/BIOS (TI-RTOS Kernel) User's Guide 2020年 6月 1日
应用手册 How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
应用手册 Keystone Error Detection and Correction EDC ECC 2019年 8月 12日
应用手册 FFT 2019年 6月 11日
应用手册 KeystoneI Bootloader Resources and FAQ 2019年 5月 29日
应用手册 Keystone Multicore Device Family Schematic Checklist 2019年 5月 17日
应用手册 Hardware Design Guide for KeyStone Devices 2019年 3月 21日
应用手册 KeyStone I DDR3 interface bring-up 2019年 3月 6日
应用手册 DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
应用手册 Thermal Design Guide for DSP and ARM Application Processors 2017年 8月 14日
用户指南 Phase-Locked Loop (PLL) for KeyStone Devices User's Guide 2017年 7月 26日
应用手册 KeyStone DDR3 Initialization 2016年 10月 28日
更多文献资料 TMS320C6657/55/54 Power efficient high performance for process-intensive apps 2016年 5月 23日
应用手册 TI DSP Benchmarking 2016年 1月 13日
应用手册 Plastic Ball Grid Array [PBGA] Application Note 2015年 8月 13日
技术文章 “Swiss Army Knife” of audio codecs 2015年 6月 26日
用户指南 Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide 2015年 5月 6日
用户指南 Multicore Navigator (CPPI) for KeyStone Architecture User's Guide 2015年 4月 9日
用户指南 DDR3 Memory Controller for KeyStone I Devices User's Guide 2015年 1月 20日
用户指南 Power Sleep Controller (PSC) for KeyStone Devices User's Guide 2014年 9月 4日
更多文献资料 KeyStone Lab Manual - Training 2014年 6月 5日
用户指南 System Analyzer User's Guide 2013年 11月 18日
用户指南 Bootloader for KeyStone Architecture User's Guide 2013年 7月 15日
白皮书 Accelerating high-performance computing development with Desktop Linux SDK 2013年 7月 8日
用户指南 C66x CorePac User's Guide 2013年 6月 28日
用户指南 Memory Protection Unit (MPU) for KeyStone Devices User's Guide 2013年 6月 28日
更多文献资料 OpenMP Programming for TMS320C66x Multicore DSPs 2012年 11月 5日
更多文献资料 TMS320C66x high-performance multicore DSPs for video surveillance 2012年 9月 6日
用户指南 Universal Parallel Port (UPP) User's Guide for KeyStone Devices 2012年 6月 11日
用户指南 Multichannel Buffered Serial Port (MCBSP) User's Guide for KeyStone Devices 2012年 5月 25日
白皮书 Leveraging TI’s multicore processors for machine vision applications 2012年 5月 9日
用户指南 Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide 2012年 3月 30日
用户指南 Interrupt Controller (INTC) for KeyStone Devices User's Guide 2012年 3月 27日
白皮书 Superior performance at breakthrough size, weight & power 2012年 3月 26日
用户指南 64-Bit Timer (Timer64) for KeyStone Devices User's Guide 2012年 3月 22日
用户指南 Multicore Shared Memory Controller (MSMC) for KeyStone Devices User's Guide 2011年 10月 15日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
用户指南 Embedded Trace for KeyStone Devices User's Guide 2011年 9月 22日
用户指南 Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
白皮书 KeyStone Multicore SoC Tool Suite: one platform for all needs 2011年 6月 17日
用户指南 External Memory Interface (EMIF16) for KeyStone Devices User's Guide 2011年 5月 24日
白皮书 Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
应用手册 TMS320C66x DSP Generation of Devices 2011年 4月 25日
白皮书 “KeyStone Memory Architecture”(梯形存储器架构)白皮书 2010年 12月 21日
用户指南 C66x DSP Cache User's Guide 2010年 11月 9日
应用手册 Clocking Design Guide for KeyStone Devices 2010年 11月 9日
用户指南 DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
用户指南 General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
应用手册 Optimizing Loops on the C66x DSP 2010年 11月 9日
用户指南 TMS320C649x DSP Universal Asynchronous Receiver/Transmitter (UART) User’s Guide 2010年 11月 9日
用户指南 Flip Chip Ball Grid Array Package Reference Guide 2005年 5月 23日
应用手册 Application Note 1281 Bumped Die (Flip Chip) Packages 2004年 5月 1日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
499
说明

TMS320C6657LS Lite 评估模块 (EVM) 是易于使用且符合成本效益的开发工具,可帮助开发人员使用 C6657、C6655 或 C6654 系列 DSP 快速着手进行设计。EVM 包括具有强大连接选项的单个板载 C6657 处理器,使客户可以在各种系统中使用此 AMC (...)

子卡 下载
Sheldon DSP-FPGA 电路板
由 Sheldon Instruments, Inc. 提供
说明
Sheldon Instruments 为 PCIe/PCI、PCI104e/PCI104、XMC/PMC 和 CompactPCI 系统设计和制造基于 DSP 的 COTS 数据采集和控制硬件,以及适用于各种应用和市场的驱动程序和实时开发软件。

如需了解有关 Sheldon 仪器的更多信息,请访问 https://sheldoninstruments.com




软件开发

软件开发套件 (SDK) 下载
适用于 C665x 处理器的处理器 SDK - 支持 TI-RTOS
PROCESSOR-SDK-C665X 处理器 SDK(软件开发套件)是统一的软件平台,适用于 TI 嵌入式处理器,设置简单,提供开箱即用的基准测试和演示。处理器 SDK 的所有版本在 TI 的广泛产品系列中保持一致,让开发人员可以无缝地在多种器件之间重用和迁移软件。处理器 SDK 和 TI 的嵌入式处理器解决方案让可扩展平台解决方案的开发变得前所未有地简单。

适用于 C66x 的处理器 SDK v.02.xx 包括对 TI-RTOS 操作系统的支持。

 

RTOS 亮点:

  • TI-RTOS 内核,一种用于 TI 器件的轻量级实时嵌入式操作系统
  • 芯片支持库、驱动程序和基本的板级支持实用程序
  • 用于多个核心和器件之间通信的处理器间通信
  • 经过优化的 C66x 算法库
  • 基本的网络协议栈和协议
  • 引导加载程序和引导实用程序

 

特性

 

其他 RTOS 特性:

  • 提供完善的驱动程序
  • 调试和仪表实用程序
  • 板级支持包
  • 演示和示例
  • 用于 RTOS 开发的 Code Composer Studio™ IDE
  • 文档

处理器 SDK 完全免费,无需向德州仪器 (TI) 支付任何运行时版税。

 

IDE、配置、编译器或调试器 下载
C6000 代码生成工具 - 编译器
C6000-CGT — TI C6000 C/C++ 编译器和汇编语言工具支持开发适用于 TI C6000 数字信号处理器平台的应用,包括 C66x 多核处理器、C674x 和 C64x+ 单核数字信号处理器。
特性
  • 在 v8.3.0 和更高版本的 C6000 代码生成工具中提供:
    • 支持 C++14 标准 ISO/IEC 14882:2014(不再支持 C++03)
  • 在 v8.2.0 和更高版本的 C6000 代码生成工具中提供:
    • 将浮点值转换为无符号字符或短整型字符时,不再生成 RTS 库调用
    • 提高了 OpenCL-C 矢量类型的性能
  • 在 v8.1.0 和更高版本的 C6000 代码生成工具中提供:
    • 编译 OpenCL-C 内核时,缩短了编译时间,减小了内存使用量

TI 编译器支持

TI 拥有一个快速响应的活跃 E2E™ 社区,该社区为 TI 编译器提供了支持。
软件编解码器 下载
Vocal Technologies DSP VoIP 编解码器
由 VOCAL Technologies, Ltd. 提供 — 经过 25 年以上的组装和 C 代码开发,VOCAL 的模块化软件套件可用于各种各样的 TI DSP 产品。产品具体包括 ATA、VoIP 服务器和网关、基于 HPNA 的 IPBX、视频监控、语音和视频会议、语音和数据射频器件、RoIP 网关、政务安全器件、合法拦截软件、医疗设备、嵌入式调制解调器、T.38 传真和 FoIP。

如需了解有关 Vocal Technologies 的更多信息,请访问 https://www.vocal.com

设计工具和仿真

仿真模型 下载
SPRM676.ZIP (176 KB) - Power Model

CAD/CAE 符号

封装 引脚 下载
(CZH) 625 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持