产品详细信息

DSP 4 C66x DSP MHz (Max) 1200 CPU 32-/64-bit Operating system Integrity, Linux, SYS/BIOS, VxWorks Security Cryptographic acceleration, Secure boot, Device identity Ethernet MAC 4-port 1Gb Switch PCIe 2 PCIe Gen2 Rating Catalog
DSP 4 C66x DSP MHz (Max) 1200 CPU 32-/64-bit Operating system Integrity, Linux, SYS/BIOS, VxWorks Security Cryptographic acceleration, Secure boot, Device identity Ethernet MAC 4-port 1Gb Switch PCIe 2 PCIe Gen2 Rating Catalog
  • Four TMS320C66x DSP Core Subsystems (C66x
    CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed/Floating-Point
      DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2
        GHz
    • Memory
      • 32K Byte L1P Per CorePac
      • 32K Byte L1D PerCorePac
      • 1024K Byte Local L2 Per CorePac
  • ARM CorePac
    • Two ARM® Cortex®-A15 MPCore™ Processors
      at Up to 1.2 GHz
    • 1MB L2 Cache Memory Shared by Two ARM
      Cores
    • Full Implementation of ARMv7-A Architecture
      Instruction Set
    • 32KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE)
      Master Port, Connected to MSMC for Low
      Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 2 MB SRAM Memory Shared by Four DSP
      CorePacs and One ARM CorePac
    • Memory Protection Unit for Both MSM SRAM
      and DDR3_EMIF
  • On-chip Standalone RAM (OSR) - 1MB On-Chip
    SRAM for Additional Shared Memory
  • Hardware Coprocessors
    • Two Fast Fourier Transform Coprocessors
      • Support Up to 1200 Msps at FFT Size 1024
      • Support Max FFT Size 8192
  • Multicore Navigator
    • 8k Multi-Purpose Hardware Queues with Queue
      Manager
    • Packet-Based DMA for Zero-Overhead
      Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • 1 Gbps Wire Speed Throughput at 1.5
        MPackets Per Second
    • Security AcceleratorEngine Enables Support for
      • IPSec, SRTP, and SSL/TLS Security
      • ECB, CBC, CTR, F8,CCM, GCM, HMAC,
        CMAC, GMAC, AES, DES, 3DES, SHA-1,
        SHA-2 (256-bit Hash), MD5
      • Up to 6.4 Gbps IPSec
    • Ethernet Subsystem
    • Peripherals
      • DigitalFront End (DFE) Subsystem
        • Support up to Four Lane JESD204A/B (7.37
          Gbps Line Rate Max.) Interface to Multiple
          Data Converters
        • Integration of Digital Down/Up-Conversion
          (DDC/DUC) Module
      • IQNet Subsystem
        • Transporting data streams to an integrated
          Digital Front End (DFE)
      • Two One-Lane PCIe Gen2 Interfaces
        • Supports Up to 5 GBaud
      • Three Enhanced Direct Memory Access (EDMA)
        Controllers
      • 72-Bit DDR3 Interface, Speeds Up to 1600 MHz
      • EMIF16 Interface
      • USB 3.0 Interface
      • USIM Interface
      • Four UART Interfaces
      • Three I2C Interfaces
      • 64 GPIO Pins
      • Three SPI Interfaces
      • Semaphore Module
      • Fourteen 64-Bit Timers
    • Commercial Case Temperature:
      • 0°C to 100°C
    • Extended Case Temperature:
      • –40°C to 100°C
  • Four TMS320C66x DSP Core Subsystems (C66x
    CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed/Floating-Point
      DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2
        GHz
    • Memory
      • 32K Byte L1P Per CorePac
      • 32K Byte L1D PerCorePac
      • 1024K Byte Local L2 Per CorePac
  • ARM CorePac
    • Two ARM® Cortex®-A15 MPCore™ Processors
      at Up to 1.2 GHz
    • 1MB L2 Cache Memory Shared by Two ARM
      Cores
    • Full Implementation of ARMv7-A Architecture
      Instruction Set
    • 32KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE)
      Master Port, Connected to MSMC for Low
      Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 2 MB SRAM Memory Shared by Four DSP
      CorePacs and One ARM CorePac
    • Memory Protection Unit for Both MSM SRAM
      and DDR3_EMIF
  • On-chip Standalone RAM (OSR) - 1MB On-Chip
    SRAM for Additional Shared Memory
  • Hardware Coprocessors
    • Two Fast Fourier Transform Coprocessors
      • Support Up to 1200 Msps at FFT Size 1024
      • Support Max FFT Size 8192
  • Multicore Navigator
    • 8k Multi-Purpose Hardware Queues with Queue
      Manager
    • Packet-Based DMA for Zero-Overhead
      Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • 1 Gbps Wire Speed Throughput at 1.5
        MPackets Per Second
    • Security AcceleratorEngine Enables Support for
      • IPSec, SRTP, and SSL/TLS Security
      • ECB, CBC, CTR, F8,CCM, GCM, HMAC,
        CMAC, GMAC, AES, DES, 3DES, SHA-1,
        SHA-2 (256-bit Hash), MD5
      • Up to 6.4 Gbps IPSec
    • Ethernet Subsystem
    • Peripherals
      • DigitalFront End (DFE) Subsystem
        • Support up to Four Lane JESD204A/B (7.37
          Gbps Line Rate Max.) Interface to Multiple
          Data Converters
        • Integration of Digital Down/Up-Conversion
          (DDC/DUC) Module
      • IQNet Subsystem
        • Transporting data streams to an integrated
          Digital Front End (DFE)
      • Two One-Lane PCIe Gen2 Interfaces
        • Supports Up to 5 GBaud
      • Three Enhanced Direct Memory Access (EDMA)
        Controllers
      • 72-Bit DDR3 Interface, Speeds Up to 1600 MHz
      • EMIF16 Interface
      • USB 3.0 Interface
      • USIM Interface
      • Four UART Interfaces
      • Three I2C Interfaces
      • 64 GPIO Pins
      • Three SPI Interfaces
      • Semaphore Module
      • Fourteen 64-Bit Timers
    • Commercial Case Temperature:
      • 0°C to 100°C
    • Extended Case Temperature:
      • –40°C to 100°C

The 66AK2L06 KeyStone SoC is a member of the C66x family based on TI's new KeyStone II Multicore SoC Architecture and is a low-power solution with integrated JESD204B lanes that meets the more stringent power, size, and cost requirements of applications requiring connectivity with ADC and DAC based applications. The device’s ARM and DSP cores deliver exceptional processing power on platforms requiring high signal and control processing.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (ARM CorePac, C66x CorePacs, IP network, Digital Front End, and FFT processing) and uses a queue-based communication system that allows the SoC resources to operate efficiently and seamlessly. This unique SoC architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to dedicated coprocessors and high-speed IO, to each operate at maximum efficiency with no blocking or stalling.

The addition of the ARM CorePac in the 66AK2L06 device enables the ability for complex control code processing on-chip. Operations such as housekeeping and management processing can be performed with the Cortex-A15 processor.

TI’s new C66x core launches a new era of DSP technology by combining fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x CorePac incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2L06 contains many coprocessors to offload the bulk of the processing demands of higher layers of application. This keeps the cores free for algorithms and other differentiating functions. The SoC contains multiple copies of key coprocessors such as the FFTC. The architectural elements of the SoC (Multicore Navigator) ensure that data is processed without any CPU intervention or overhead, allowing the system to make optimal use of its resources.

TI’s scalable multicore SoC architecture solutions provide developers with a range of software-compatible and hardware-compatible devices to minimize development time and maximize reuse.

The 66AK2L06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows and Linux debugger interface for visibility into source code execution.

The 66AK2L06 KeyStone SoC is a member of the C66x family based on TI's new KeyStone II Multicore SoC Architecture and is a low-power solution with integrated JESD204B lanes that meets the more stringent power, size, and cost requirements of applications requiring connectivity with ADC and DAC based applications. The device’s ARM and DSP cores deliver exceptional processing power on platforms requiring high signal and control processing.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (ARM CorePac, C66x CorePacs, IP network, Digital Front End, and FFT processing) and uses a queue-based communication system that allows the SoC resources to operate efficiently and seamlessly. This unique SoC architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to dedicated coprocessors and high-speed IO, to each operate at maximum efficiency with no blocking or stalling.

The addition of the ARM CorePac in the 66AK2L06 device enables the ability for complex control code processing on-chip. Operations such as housekeeping and management processing can be performed with the Cortex-A15 processor.

TI’s new C66x core launches a new era of DSP technology by combining fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x CorePac incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2L06 contains many coprocessors to offload the bulk of the processing demands of higher layers of application. This keeps the cores free for algorithms and other differentiating functions. The SoC contains multiple copies of key coprocessors such as the FFTC. The architectural elements of the SoC (Multicore Navigator) ensure that data is processed without any CPU intervention or overhead, allowing the system to make optimal use of its resources.

TI’s scalable multicore SoC architecture solutions provide developers with a range of software-compatible and hardware-compatible devices to minimize development time and maximize reuse.

The 66AK2L06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows and Linux debugger interface for visibility into source code execution.

下载

Support through a third party

This product does not have ongoing direct design support from TI. For support while working through your design, you may contact one of the following third parties: Azcom Technology, CommAgility.

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
显示全部 68 项
类型 标题 下载最新的英文版本 日期
* 数据表 66AK2L06 多核 DSP+ARM KeyStone II 片上系统 (SoC) 数据表 2015年 4月 21日
* 勘误表 66AK2Lxx Multicore DSP+ARM KeyStone II SOC (Silicon Revision 1.0) 2015年 4月 20日
应用手册 KeyStone 错误检测和校正 (Rev. A) 下载英文版本 (Rev.A) 2021年 8月 4日
应用手册 KeystoneII Boot Examples 2019年 6月 4日
白皮书 Sitara Processor Security (Rev. D) 2019年 5月 9日
技术文章 Bringing the next evolution of machine learning to the edge 2018年 11月 27日
技术文章 How quality assurance on the Processor SDK can improve software scalability 2018年 8月 22日
应用手册 DDR3 Design Requirements for KeyStone Devices (Rev. C) 2018年 1月 23日
用户指南 USB 3.0 User Guide for KeyStone II Devices (Rev. A) 2017年 8月 21日
应用手册 Thermal Design Guide for DSP and ARM Application Processors (Rev. B) 2017年 8月 14日
用户指南 Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017年 7月 26日
选择指南 TI Components for Aerospace and Defense Guide (Rev. E) 2017年 3月 22日
设计指南 Wideband Receiver with 66AK2L06 JESD204B attach to ADC32RF80 Design Guide 2016年 9月 23日
应用手册 Keystone EDMA FAQ 2016年 9月 1日
第三方文档 Download XEVMK2LX schematics, bill of materials and design guide 2016年 8月 3日
第三方文档 XEVMK2LX Quick Setup Guide 2016年 8月 3日
用户指南 Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016年 7月 27日
技术文章 Clove: Low-Power video solutions based on Sitara™ AM57x processors 2016年 7月 21日
应用手册 Power Management of K2L Device (Rev. C) 2016年 7月 15日
应用手册 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016年 6月 20日
技术文章 How to complete your RF sampling solution 2016年 5月 18日
应用手册 SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
白皮书 Multicore SoCs stay a step ahead of SoC FPGAs 2016年 2月 23日
应用手册 TI DSP Benchmarking 2016年 1月 13日
应用手册 Throughput Performance Guide for C66x KeyStone Devices (Rev. B) 2015年 12月 22日
白皮书 Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce 2015年 12月 17日
白皮书 Optimizing your test and measurement solution by leveraging the most integrated 2015年 11月 3日
设计指南 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015年 10月 22日
应用手册 Keystone II DDR3 Debug Guide 2015年 10月 16日
应用手册 System solution for avionics & defense 2015年 9月 23日
应用手册 TPS544Bxx/TPS544Cxx Hookup for TCI6630K2L in Smart Reflex Class 0 TC Mode 2015年 9月 18日
用户指南 Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) 2015年 5月 6日
用户指南 Gigabit Ethernet (GbE) Switch SS for K2E & K2L Devices User's Guide (Rev. A) 2015年 4月 28日
更多文献资料 66AK2L06 SoC Product Bulletin 2015年 4月 15日
用户指南 Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) 2015年 4月 9日
白皮书 Optimizing synthetic aperture radar design with TI's integrated 66AK2L06 SoC 2015年 4月 9日
用户指南 DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015年 3月 27日
用户指南 KeyStone II Architecture Digital Radio Front End (DFE) User's Guide (Rev. A) 2015年 3月 23日
白皮书 Ready to make the jump to JESD204B? White Paper (Rev. B) 2015年 3月 19日
用户指南 Fast Fourier Transform Coprocessor (FFTC) for KeyStone II Devices User's Guide (Rev. A) 2015年 2月 11日
应用手册 Keystone II DDR3 Initialization 2015年 1月 26日
用户指南 IQN2 for KeyStone II Devices User's Guide (Rev. A) 2014年 10月 1日
用户指南 Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014年 9月 4日
用户指南 K2E/K2L Packet Accelerator (PA) User's Guide 2014年 8月 19日
用户指南 K2E/K2L Security Accelerator (SA) User's Guide 2014年 8月 19日
用户指南 KeyStone II Network Coprocessor (NETCP) for K2E and K2L Devices User's Guide 2014年 8月 13日
应用手册 Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
用户指南 Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
用户指南 Bootloader for KeyStone Architecture User's Guide (Rev. C) 2013年 7月 15日
用户指南 C66x CorePac User's Guide (Rev. C) 2013年 6月 28日
用户指南 Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013年 6月 28日
用户指南 Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
用户指南 ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
应用手册 Multicore Programming Guide (Rev. B) 2012年 8月 29日
用户指南 Semaphore2 Hardware Module for KeyStone Devices User's Guide (Rev. A) 2012年 4月 24日
用户指南 Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012年 3月 30日
用户指南 Interrupt Controller (INTC) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 27日
用户指南 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 22日
应用手册 PCIe Use Cases for KeyStone Devices 2011年 12月 13日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
用户指南 Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
用户指南 External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011年 5月 24日
白皮书 Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
用户指南 C66x DSP Cache User's Guide 2010年 11月 9日
应用手册 Clocking Design Guide for KeyStone Devices 2010年 11月 9日
用户指南 DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
用户指南 General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
应用手册 Optimizing Loops on the C66x DSP 2010年 11月 9日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

评估板

XEVMK2LX — 66AK2L06 评估模块

XEVMK2LX 是一款全功能的评估开发工具,适用于基于 66AK2Lx Keystone II 的 SoC。立即使用此 PICMG ® AMC 宽外形评估板,开始开发适用于航空电子设备与国防、测试与测量、医疗、声纳与成像应用的高速数据生成和采集系统。该评估板包括一个 66AK2L06、四核 C66x DSP、双核 ARM Cortex-A15 处理器、数字前端和 JESD204B 接口。

此套件附带以下软件:Code Composer Studio 集成开发环境版本 5 (CCS v5)、TI 多核软件开发套件 (MCSDK)(为 ARM 内核提供 Linux 支持,为 DSP 内核提供 SYS/BIOS RTOS 支持)、芯片支持库、网络开发套件和开包即用的演示软件。

强大的板载连接选项包括两个 10/100/1000 以太网端口、USB miniB 上的 UART、PCIe、170 引脚 B+ 型 AMC 接口上的 FMC 连接器。包括 DDR3、NAND 和 NOR 闪存在内的大量板载内存为开发人员提供了更多的灵活性。该评估板还支持板载 (XDS200) 或外部仿真

现货
数量限制: 1
调试探针

TMDSEMU200-U — Spectrum Digital XDS200 USB 仿真器

Spectrum Digital XDS200 是最新 XDS200 系列 TI 处理器调试探针(仿真器)的首个模型。XDS200 系列拥有超低成本 XDS100 与高性能 XDS560v2 之间的低成本与高性能的完美平衡。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS200 通过 TI 20 引脚连接器(带有适合 TI 14 引脚、TI 10 引脚和 ARM 20 引脚的多个适配器)连接到目标板,而通过 USB2.0 高速连接 (480Mbps) 连接到主机 PC。要在主机 PC 上运行,还需要 Code Composer Studio™ IDE 许可证。

(...)

现货
数量限制: 3
调试探针

TMDSEMU560V2STM-U — Blackhawk XDS560v2 系统跟踪 USB 仿真器

XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Blackhawk XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(带有适合 TI 14 引脚、TI 20 引脚和 ARM 20 (...)

现货
数量限制: 1
调试探针

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 系统跟踪 USB 和以太网

XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(适合 TI 14 引脚、TI 20 引脚、ARM 20 引脚和 TI 60 (...)

现货
数量限制: 1
软件开发套件 (SDK)

PROCESSOR-SDK-K2L — 适用于 66AK2LX 处理器的处理器 SDK - 支持 Linux 和 TI-RTOS

处理器 SDK(软件开发套件)是统一的软件平台,适用于 TI 嵌入式处理器,设置简单,提供开箱即用的基准测试和演示。处理器 SDK 的所有版本在 TI 的广泛产品系列中保持一致,让开发人员可以无缝地在多种器件之间重用和迁移软件。处理器 SDK 和 TI 的嵌入式处理器解决方案让可扩展平台解决方案的开发变得前所未有地简单。

处理器 SDK v.02.xx 包括对 Linux 和 TI-RTOS 操作系统的支持。

Linux 亮点:

  • 长期稳定 (LTS) 主线 Linux 内核支持
  • U-Boot 引导加载程序支持
  • Linaro GNU Compiler Collection (GCC) 工具链
  • 兼容 Yocto Project™ OE Core 的文件系统

RTOS 亮点:

  • TI-RTOS 内核,一种用于 TI 器件的轻量级实时嵌入式操作系统
  • 芯片支持库、驱动程序和基本的板级支持实用程序
  • 用于多个核心和器件之间通信的处理器间通信
  • 经过优化的 C66x 算法库
  • 基本的网络协议栈和协议
  • 引导加载程序和引导实用程序
  • Linaro GNU Compiler Collection (GCC) 工具链


Linaro 工具链支持
Linaro 工具链包括强大的商用级工具,这些工具针对 Cortex-A 处理器进行了优化。此工具链得到了 TI 和整个 Linaro 社区的全力支持,包括来自 Linaro 内部工程师、成员公司开发者以及开源社区的其他人员的支持。此最新版处理器 SDK 中包含 Linaro 工具、软件和测试过程。

Yocto Project™ 支持
(...)

软件开发套件 (SDK)

RFSDK — RF 软件开发者套件 (RFSDK)

Texas Instruments Radio Frequency Software Development Kit (RFSDK) is a collection of highly optimized APIs and highly abstracted commands to control, configure and manage the JESD204B interface, digital front end (DFE), analog front end (AFE) and high speed data converters (ADC/DAC). The RFSDK (...)
驱动程序或库

MATHLIB — 用于浮点器件的 DSP 数学函数库

德州仪器 (TI) 数学库是优化的浮点数学函数库,用于使用 TI 浮点器件的 C 编程器。这些例程通常用于计算密集型实时应用,最佳执行速度是这些应用的关键。通过使用这些例程(而不是在现有运行时支持中找到的例程),您可以在无需重写现有代码的情况下获得更快的执行速度。MATHLIB 库包括目前在现有实时支持库中提供的所有浮点数学例程。这些新函数可称为当前实时支持库名称或包含在数学库中的新名称。
驱动程序或库

SPRC264 — TMS320C6000 图像库 (IMGLIB)

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
驱动程序或库

SPRC265 — TMS320C6000 DSP 库 (DSPLIB)

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
软件编解码器

C66XCODECS — 编解码器 - 视频和语音 – 用于基于 C66x 的设备

TI 编解码器免费提供,附带生产许可且现在可供下载。所有编解码器均经过生产环境测试,可轻松集成到视频和语音应用中。在许多情况下,我们会为 C66x 平台提供和验证 C64x+ 编解码器。下载页面及每个安装程序中都包含有数据表和发行说明。

通过点击下面的“下载选项”按钮获得的编解码器是 TI 当前提供的经过测试的最新版本。此外,某些应用演示也提供 TI 编解码器版本。演示中的编解码器版本不一定是最新版本。

仿真模型

TCI6632K2L TCI6631K2L and TCI6630K2L AAW IBIS Model

SPRM589.ZIP (3192 KB) - IBIS Model
仿真模型

66AK2L06 Power Consumption Model

SPRM656.ZIP (169 KB) - Power Model
仿真模型

KeyStone II IBIS AMI Models

SPRM743.ZIP (265889 KB) - IBIS-AMI Model
设计工具

PROCESSORS-3P-SEARCH — Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)
参考设计

TIDEP0060 — 使用 DSP+ARM SoC 的优化雷达系统参考设计

对于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的现代雷达系统开发人员,此参考设计包含集成了 JESD204B 接口和数字前端 (DFE) 处理功能的首个广泛可用的处理器。连接到 ADC14X250 和 DAC38J84 可为航空电子和国防应用(如雷达、电子战、计算平台和应答器)提供有效的解决方案。
参考设计

TIDEP0081 — 使用 66AK2L06 JESD204B 连接 ADC32RF80 的宽带接收器参考设计

此参考设计面向目前使用 FPGA 或 ASIC 将高速数据转换器连接到基带处理器的宽带接收器系统开发人员,他们需要缩短产品上市时间,同时增强性能并大大降低成本、功率和尺寸。此参考设计包括首个广泛使用的处理器,其中集成 JESD204B 接口和数字前端处理 (DFE) 能力。如将 ADC32RF80 连接至 DAC34J84,则可为航空和国防、测试和测量以及各种工业应用提供高效的解决方案。
参考设计

TIDEP0034 — 66AK2L06 JESD 实现与宽带 ADC 和 DAC 的连接

此参考设计适用于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的开发人员,其中包含集成了 JESD204B 接口和数字前端 (DFE) 处理功能的首个广泛可用的处理器。通过连接 12J4000 ADC 和 38J84 DAC 可为测试和测量以及国防应用提供高效的解决方案。
封装 引脚 下载
(CMS) 900 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

视频