ZHCAAH1A February   2020  – June 2021 66AK2E05 , 66AK2G12 , 66AK2H06 , 66AK2H12 , 66AK2H14 , 66AK2L06 , TMS320C6652 , TMS320C6654 , TMS320C6655 , TMS320C6657 , TMS320C6670 , TMS320C6671 , TMS320C6672 , TMS320C6674 , TMS320C6678

 

  1.   商标
  2. 1引言
  3. 2KeyStone 错误检测和校正 - EDC 和错误校正码 - ECC
    1. 2.1 KeyStone 错误检测和校正 - EDC
      1. 2.1.1 C66x L1P - EDC 实现
      2. 2.1.2 C66x L1D
      3. 2.1.3 C66x L2 - EDC 实现
    2. 2.2 KeyStone MSMC RAM - EDC 实现
    3. 2.3 KeyStone DDR3 错误校正码 - ECC
    4. 2.4 Arm-A15 错误检测和校正 (ECC) KeyStone 支持
  4. 3参考文献
  5. 4修订历史记录
  6.   A KeyStone DSP 存储器中的单错校正双错检测 (SECDED) 覆盖
    1.     A.1 KeyStone DSP 存储器中的 SECDED 覆盖

2.1.3 C66x L2 - EDC 实现

L2 存储器控制器为 EDC 提供海明码，该海明码能够检测双位错误并校正每个 128 位字中的单个位错误。L2 RAM 和 L2 缓存访问均支持 EDC。无论 EDC 逻辑是启用还是禁用，对 L2 存储器的所有 128 位写入都会更新 L2 RAM 中存储的奇偶校验和有效位。无论是从 L1P、L1D、IDMA 还是 DMA 获取，L2 存储器控制器总是对 L2 的 128 位读取情况执行完整的海明码校验。无论 EDC 是启用还是禁用，写入小于 128 位的内容将更新 L2 中的奇偶校验 RAM，从而指示无效奇偶校验，并将奇偶校验值归零。启用 EDC 逻辑后，将对所有 128 位读取情况进行奇偶校验。L2 存储器控制器同时将 EDC 应用于 L2 受扰对象。L1D 缓存对所有 L2 数据的获取行为执行错误检测，但不执行错误校正。

有关 KeyStone 器件上 L1P 中 EDC 实现的完整详细信息，请参阅《TMS320C66x DSP CorePac 用户指南》。