ZHCAAH1A February 2020 – June 2021 66AK2E05 , 66AK2G12 , 66AK2H06 , 66AK2H12 , 66AK2H14 , 66AK2L06 , TMS320C6652 , TMS320C6654 , TMS320C6655 , TMS320C6657 , TMS320C6670 , TMS320C6671 , TMS320C6672 , TMS320C6674 , TMS320C6678
L2 存储器控制器为 EDC 提供海明码,该海明码能够检测双位错误并校正每个 128 位字中的单个位错误。L2 RAM 和 L2 缓存访问均支持 EDC。无论 EDC 逻辑是启用还是禁用,对 L2 存储器的所有 128 位写入都会更新 L2 RAM 中存储的奇偶校验和有效位。无论是从 L1P、L1D、IDMA 还是 DMA 获取,L2 存储器控制器总是对 L2 的 128 位读取情况执行完整的海明码校验。无论 EDC 是启用还是禁用,写入小于 128 位的内容将更新 L2 中的奇偶校验 RAM,从而指示无效奇偶校验,并将奇偶校验值归零。启用 EDC 逻辑后,将对所有 128 位读取情况进行奇偶校验。L2 存储器控制器同时将 EDC 应用于 L2 受扰对象。L1D 缓存对所有 L2 数据的获取行为执行错误检测,但不执行错误校正。
有关 KeyStone 器件上 L1P 中 EDC 实现的完整详细信息,请参阅《TMS320C66x DSP CorePac 用户指南》。