ZHCSP88B December 2022 – October 2024 TPS25762-Q1
PRODUCTION DATA
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| GPIO0-9(输入)(1) | ||||||
| VIH | GPIOx 高电平输入电压 | 1.3 | V | |||
| VIL | GPIOx 低电平输入电压 | 0.54 | V | |||
| GPIOx 输入迟滞电压 | 0.09 | V | ||||
| II(LEAKAGE) | GPIOx 漏电流 | VGPIOx = 5.5V | -8 | 8 | µA | |
| RPU | GPIOx 内部上拉电阻 | 启用上拉电阻 | 50 | 100 | 150 | kΩ |
| RPD | GPIOx 内部下拉电阻 | 启用下拉电阻 | 50 | 100 | 150 | kΩ |
| tDG | GPIOx 输入抗尖峰脉冲 | 20 | ns | |||
| GPIO 2、3、5、6(输出) | ||||||
| VOH | GPIOx 输出高电压 | IGPIOx = -5mA | 2.9 | V | ||
| VOL | GPIOx 输出低电压 | IGPIOx = 5mA | 0.4 | V | ||
| GPIO 0、1、4、7、8、9(输出)(2) | ||||||
| VOH | GPIOx 输出高电压 | IGPIOx = -2mA | 2.9 | V | ||
| VOL | GPIOx 输出低电压 | IGPIOx = 2mA | 0.4 | V | ||
| 同步输出 | ||||||
| ϕ shift_00 | 配置为相移直流/直流 fsw 时钟输出时的 GPIOx | 配置为 SYNC(O) 时 fsw 和 GPIO6 之间的相位差。 | 0 | 度 | ||
| ϕ shift_90 | 配置为相移直流/直流 fsw 时钟输出时的 GPIOx | 配置为 SYNC(O) 时 fsw 和 GPIO6 之间的相位差。 | 90 | 度 | ||
| ϕ shift_120 | 配置为相移直流/直流 fsw 时钟输出时的 GPIOx | 配置为 SYNC(O) 时 fsw 和 GPIO6 之间的相位差。 | 120 | 度 | ||
| ϕ shift_180 | 配置为相移直流/直流 fsw 时钟输出时的 GPIOx | 配置为 SYNC(O) 时 fsw 和 GPIO6 之间的相位差。 | 180 | 度 | ||
| 同步输入 | ||||||
| fSYNC(300kHz) | 有效外部时钟频率 (fSW_internal = 300kHz) | 250 | 353 | kHz | ||
| fSYNC(400kHz) | 有效外部时钟频率 (fSW_internal = 400kHz) | 334 | 470 | kHz | ||
| fSYNC(450kHz) | 有效外部时钟频率 (fSW_internal = 450kHz) | 376 | 530 | kHz | ||
| LSGD | ||||||
| ILSGD_ON | NFET 驱动器拉电流 | 0V ≤ VCSN/BUS ≤ 21V,0V ≤ (VLSGD - VCSN/BUS) ≤ 4V | 10 | 13 | 16 | µA |
| VLSGD_ON | 启用时的供电电压 (VLSGD - VCSN/BUS) | 0V ≤ VCSN/BUS ≤ 21V,ILSGD ≤ 4µA。测量 LSGD 和 CSN/BUS 之间的电压。 | 6 | 8 | V | |
| RLSGD_OFF | 禁用时的受电电阻 | VLSGD = VCSN/BUS = 5V | 160 | 300 | kΩ | |