ZHCSVW9 March   2024 TDA4AEN-Q1 , TDA4VEN-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 终端配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      10
      2.      11
    3. 5.3 信号说明
      1.      13
      2. 5.3.1  CPSW3G
        1. 5.3.1.1 MAIN 域
          1.        16
          2.        17
          3.        18
          4.        19
      3. 5.3.2  CPTS
        1. 5.3.2.1 MAIN 域
          1.        22
      4. 5.3.3  CSI-2
        1. 5.3.3.1 MAIN 域
          1.        25
          2.        26
          3.        27
          4.        28
      5. 5.3.4  DDRSS
        1. 5.3.4.1 MAIN 域
          1.        31
      6. 5.3.5  DSI
        1. 5.3.5.1 MAIN 域
          1.        34
      7. 5.3.6  DSS
        1. 5.3.6.1 MAIN 域
          1.        37
      8. 5.3.7  ECAP
        1. 5.3.7.1 MAIN 域
          1.        40
          2.        41
          3.        42
      9. 5.3.8  仿真和调试
        1. 5.3.8.1 MAIN 域
          1.        45
        2. 5.3.8.2 MCU 域
          1.        47
      10. 5.3.9  EPWM
        1. 5.3.9.1 MAIN 域
          1.        50
          2.        51
          3.        52
          4.        53
      11. 5.3.10 EQEP
        1. 5.3.10.1 MAIN 域
          1.        56
          2.        57
          3.        58
      12. 5.3.11 GPIO
        1. 5.3.11.1 MAIN 域
          1.        61
          2.        62
        2. 5.3.11.2 MCU 域
          1.        64
      13. 5.3.12 GPMC
        1. 5.3.12.1 MAIN 域
          1.        67
      14. 5.3.13 I2C
        1. 5.3.13.1 MAIN 域
          1.        70
          2.        71
          3.        72
          4.        73
          5.        74
        2. 5.3.13.2 MCU 域
          1.        76
        3. 5.3.13.3 WKUP 域
          1.        78
      15. 5.3.14 MCAN
        1. 5.3.14.1 MAIN 域
          1.        81
          2.        82
        2. 5.3.14.2 MCU 域
          1.        84
          2.        85
      16. 5.3.15 MCASP
        1. 5.3.15.1 MAIN 域
          1.        88
          2.        89
          3.        90
          4.        91
          5.        92
      17. 5.3.16 MCSPI
        1. 5.3.16.1 MAIN 域
          1.        95
          2.        96
          3.        97
        2. 5.3.16.2 MCU 域
          1.        99
          2.        100
      18. 5.3.17 MDIO
        1. 5.3.17.1 MAIN 域
          1.        103
      19. 5.3.18 MMC
        1. 5.3.18.1 MAIN 域
          1.        106
          2.        107
          3.        108
      20. 5.3.19 OLDI
        1. 5.3.19.1 MAIN 域
          1.        111
      21. 5.3.20 OSPI
        1. 5.3.20.1 MAIN 域
          1.        114
      22. 5.3.21 电源
        1.       116
      23. 5.3.22 保留
        1.       118
      24. 5.3.23 SERDES
        1. 5.3.23.1 MAIN 域
          1.        121
          2.        122
          3.        123
      25. 5.3.24 系统和其他
        1. 5.3.24.1 启动模式配置
          1. 5.3.24.1.1 MAIN 域
            1.         127
        2. 5.3.24.2 时钟
          1. 5.3.24.2.1 MCU 域
            1.         130
          2. 5.3.24.2.2 WKUP 域
            1.         132
        3. 5.3.24.3 System
          1. 5.3.24.3.1 MAIN 域
            1.         135
          2. 5.3.24.3.2 MCU 域
            1.         137
          3. 5.3.24.3.3 WKUP 域
            1.         139
        4. 5.3.24.4 VMON
          1.        141
      26. 5.3.25 计时器
        1. 5.3.25.1 MAIN 域
          1.        144
        2. 5.3.25.2 MCU 域
          1.        146
        3. 5.3.25.3 WKUP 域
          1.        148
      27. 5.3.26 UART
        1. 5.3.26.1 MAIN 域
          1.        151
          2.        152
          3.        153
          4.        154
          5.        155
          6.        156
          7.        157
        2. 5.3.26.2 MCU 域
          1.        159
        3. 5.3.26.3 WKUP 域
          1.        161
      28. 5.3.27 USB
        1. 5.3.27.1 MAIN 域
          1.        164
          2.        165
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 采用 AMW 封装且通过 AEC - Q100 认证的器件的 ESD 等级
    3. 6.3 上电小时数 (POH)
    4. 6.4 建议运行条件
    5. 6.5 运行性能点
    6. 6.6 电气特性
      1. 6.6.1 I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.6.2 失效防护复位（FS 复位）电气特性
      3. 6.6.3 高频振荡器 (HFOSC) 电气特性
      4. 6.6.4 低频振荡器 (LFXOSC) 电气特性
      5. 6.6.5 SDIO 电气特性
      6. 6.6.6 LVCMOS 电气特性
      7. 6.6.7 CSI-2 (D-PHY) 电气特性
      8. 6.6.8 USB2PHY 电气特性
      9. 6.6.9 DDR 电气特性
    7. 6.7 一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.7.1 建议的 OTP eFuse 编程操作条件
      2. 6.7.2 硬件要求
      3. 6.7.3 编程序列
      4. 6.7.4 对硬件保修的影响
    8. 6.8 热阻特性
      1. 6.8.1 AMW 封装的热阻特性（待定）
    9. 6.9 时序和开关特性
      1. 6.9.1 时序参数和信息
      2. 6.9.2 电源要求
        1. 6.9.2.1 电源压摆率要求
        2. 6.9.2.2 电源时序
          1. 6.9.2.2.1 上电时序
          2. 6.9.2.2.2 下电时序
          3. 6.9.2.2.3 部分 IO 电源时序
      3. 6.9.3 系统时序
        1. 6.9.3.1 复位时序
        2. 6.9.3.2 错误信号时序
        3. 6.9.3.3 时钟时序
      4. 6.9.4 时钟规范
        1. 6.9.4.1 输入时钟/振荡器
          1. 6.9.4.1.1 MCU_OSC0 内部振荡器时钟源
            1. 6.9.4.1.1.1 负载电容
            2. 6.9.4.1.1.2 并联电容
          2. 6.9.4.1.2 MCU_OSC0 LVCMOS 数字时钟源
          3. 6.9.4.1.3 WKUP_LFOSC0 内部振荡器时钟源
          4. 6.9.4.1.4 WKUP_LFOSC0 LVCMOS 数字时钟源
          5. 6.9.4.1.5 未使用 WKUP_LFOSC0
        2. 6.9.4.2 输出时钟
        3. 6.9.4.3 PLL
        4. 6.9.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.9.5 外设
        1. 6.9.5.1  ATL
          1. 6.9.5.1.1 ATL_PCLK 时序要求
          2. 6.9.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.9.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.9.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.9.5.2  CPSW3G
          1. 6.9.5.2.1 CPSW3G MDIO 时序
          2. 6.9.5.2.2 CPSW3G RMII 时序
          3. 6.9.5.2.3 CPSW3G RGMII 时序
        3. 6.9.5.3  CPTS
        4. 6.9.5.4  CSI-2
        5. 6.9.5.5  CSI-2 TX
        6. 6.9.5.6  DDRSS
        7. 6.9.5.7  DSS
        8. 6.9.5.8  ECAP
        9. 6.9.5.9  仿真和调试
          1. 6.9.5.9.1 迹线
          2. 6.9.5.9.2 JTAG
        10. 6.9.5.10 EPWM
        11. 6.9.5.11 EQEP
        12. 6.9.5.12 GPIO
        13. 6.9.5.13 GPMC
          1. 6.9.5.13.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.9.5.13.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.9.5.13.3 GPMC 和 NAND 闪存 - 异步模式
        14. 6.9.5.14 I2C
        15. 6.9.5.15 MCAN
        16. 6.9.5.16 MCASP
        17. 6.9.5.17 MCSPI
          1. 6.9.5.17.1 MCSPI - 控制器模式
          2. 6.9.5.17.2 MCSPI - 外设模式
        18. 6.9.5.18 MMCSD
          1. 6.9.5.18.1 MMC0 - eMMC 接口
            1. 6.9.5.18.1.1  旧 SDR 模式
            2. 6.9.5.18.1.2  高速 SDR 模式
            3. 6.9.5.18.1.3  高速 DDR 模式
            4. 6.9.5.18.1.4  HS200 模式
            5. 6.9.5.18.1.5  HS400 模式
            6. 6.9.5.18.1.6  UHS–I SDR12 模式
            7. 6.9.5.18.1.7  UHS–I SDR25 模式
            8. 6.9.5.18.1.8  UHS–I SDR50 模式
            9. 6.9.5.18.1.9  UHS–I DDR50 模式
            10. 6.9.5.18.1.10 UHS–I SDR104 模式
          2. 6.9.5.18.2 MMC1/MMC2 - SD/SDIO 接口
            1. 6.9.5.18.2.1 默认速度模式
            2. 6.9.5.18.2.2 高速模式
            3. 6.9.5.18.2.3 UHS–I SDR12 模式
            4. 6.9.5.18.2.4 UHS–I SDR25 模式
            5. 6.9.5.18.2.5 UHS–I SDR50 模式
            6. 6.9.5.18.2.6 UHS–I DDR50 模式
            7. 6.9.5.18.2.7 UHS–I SDR104 模式
        19. 6.9.5.19 OSPI
          1. 6.9.5.19.1 OSPI0 PHY 模式
            1. 6.9.5.19.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.9.5.19.1.2 无数据训练的 OSPI0
              1. 6.9.5.19.1.2.1 OSPI0 PHY SDR 时序
              2. 6.9.5.19.1.2.2 OSPI0 PHY DDR 时序
          2. 6.9.5.19.2 OSPI0 Tap 模式
            1. 6.9.5.19.2.1 OSPI0 Tap SDR 时序
            2. 6.9.5.19.2.2 OSPI0 Tap DDR 时序
        20. 6.9.5.20 PCIe
        21. 6.9.5.21 计时器
        22. 6.9.5.22 UART
        23. 6.9.5.23 USB
  8. 7 详细说明
    1. 7.1 概述
  9. 8 应用、实现和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 配电网络实施指南
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 LPDDR4 电路板设计和布局布线指南
      2. 8.2.2 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.2.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.2.2 外部电路板环回
        3. 8.2.2.3 DQS（仅适用于八路 SPI 器件）
      3. 8.2.3 USB VBUS 设计指南
      4. 8.2.4 系统电源监测设计指南
      5. 8.2.5 高速差分信号布线指南
      6. 8.2.6 散热解决方案指导
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • AMW|594
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.9.5.13.1 GPMC 和 NOR 闪存 - 同步模式

表 6-64 和表 6-65 展示了 GPMC 和 NOR 闪存的时序要求和开关特性 - 同步模式。

表 6-64 GPMC 和 NOR 闪存时序要求 – 同步模式 请参阅图 6-47、图 6-48 和图 6-51
编号 参数 说明 模式(4) 最小值 最大值 最小值 最大值 单位
GPMC_FCLK = 100MHz(1) GPMC_FCLK = 133MHz(1)
F12 tsu(dV-clkH) 建立时间，在输出时钟 GPMC_CLK 高电平之前输入数据 GPMC_AD[15:0] 有效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 1.61 0.92 ns
not_div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 0.86 3.41 ns
F13 th(clkH-dV) 保持时间，在输出时钟 GPMC_CLK 高电平之后输入数据 GPMC_AD[15:0] 有效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 2.09 2.09 ns
not_div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 2.09 2.09 ns
F21 tsu(waitV-clkH) 建立时间，在输出时钟 GPMC_CLK 高电平之前输入等待 GPMC_WAIT[j](2)(3) 有效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 1.61 0.92 ns
not_div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 0.86 3.41 ns
F22 th(clkH-waitV) 保持时间，在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j](2)(3) 有效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 2.09 2.09 ns
not_div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 2.09 2.09 ns
(1) GPMC_FCLK 选择
  • gpmc_fclk_sel[1:0] = 2b01 选择 100MHz GPMC_FCLK
  • gpmc_fclk_sel[1:0] = 2b00 选择 133MHz GPMC_FCLK
(2) 在 GPMC_WAIT[j] 中，j 等于 0 或 1。
(3) 等待监视支持仅限于 WaitMonitoringTime 值 > 0。有关等待监视功能的完整说明，请参阅器件 TRM 中的通用存储器控制器 (GPMC) 一节。
(4) 对于 div_by_1_mode：
  • GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
    • GPMC_CLK 频率 = GPMC_FCLK 频率

对于 not_div_by_1_mode：
  • GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 1h 至 3h：
    • GPMC_CLK 频率 = GPMC_FCLK 频率/（2 至 4）

对于 GPMC_FCLK_MUX：
  • CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz

对于 TIMEPARAGRANULARITY_X1：
  • GPMC_CONFIG1_i 寄存器：TIMEPARAGRANULARITY = 0h = x1 延迟（影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS）
表 6-65 GPMC 和 NOR 闪存开关特性 – 同步模式 请参阅图 6-47、图 6-48、图 6-49、图 6-50 和图 6-51
编号(2) 参数 说明 模式(16) 最小值 最大值 最小值 最大值 单位
100MHz 133MHz
F0 1/tc(clk) 周期，输出时钟 GPMC_CLK(15) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 10.00 7.52 ns
F1 tw(clkH) 典型脉冲持续时间，输出时钟 GPMC_CLK 高电平 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 0.475P - 0.3(14) 0.475P - 0.3(14) ns
F1 tw(clkL) 典型脉冲持续时间，输出时钟 GPMC_CLK 低电平 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 0.475P - 0.3(14) 0.475P - 0.3(14) ns
F2 td(clkH-csnV) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CSn[i] 转换(13) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 F - 2.2 (5) F + 3.75 F - 2.2 (5) F + 3.75 ns
F3 td(clkH-CSn[i]V) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CSn[i] 无效(13) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 E - 2.2 (4) E + 3.18 E - 2.2 (4) E + 4.5 ns
F4 td(aV-clk) 延迟时间，输出地址 GPMC_A[27:1] 有效到输出时钟 GPMC_CLK 第一个边沿 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 B - 2.3 (2) B + 4.5 B - 2.3 (2) B + 4.5 ns
F5 td(clkH-aIV) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址 GPMC_A[27:1] 无效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 -2.3 4.5 -2.3 4.5 ns
F6 td(be[x]nV-clk) 延迟时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效到输出时钟 GPMC_CLK 第一个边沿 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 B - 2.3 (2) B + 1.9 B - 2.3 (2) B + 1.9 ns
F7 td(clkH-be[x]nIV) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效(10) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 D - 2.3(3) D + 1.9 D - 2.3 (3) D + 1.9 ns
F7 td(clkL-be[x]nIV) 延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效(11) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 D - 2.3 (3) D + 1.9 D - 2.3 (3) D + 1.9 ns
F7 td(clkL-be[x]nIV) 延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效(12) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 D - 2.3 (3) D + 1.9 D - 2.3 (3) D + 1.9 ns
F8 td(clkH-advn) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 转换 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 G - 2.3(6) G + 4.5 G - 2.3 (6) G + 4.5 ns
F9 td(clkH-advnIV) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 无效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 D - 2.3 (3) D + 4.5 D - 2.3 (3) D + 4.5 ns
F10 td(clkH-oen) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 转换 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 H - 2.3 (7) H + 3.5 H - 2.3 (7) H + 3.5 ns
F11 td(clkH-oenIV) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 无效 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 H - 2.3 (7) H + 3.5 H - 2.3 (7) H + 3.5 ns
F14 td(clkH-wen) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出写入使能 GPMC_WEn 转换 div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1；
无 extra_delay		 I - 2.3 (8) I + 4.5 I - 2.3 (8) I + 4.5 ns
F15 td(clkH-do) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出数据 GPMC_AD[15:0] 转换(10) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 J - 2.3 (9) J + 2.7 J - 2.3 (9) J + 2.7 ns
F15 td(clkL-do) 延迟时间，GPMC_CLK 下降沿到 GPMC_AD[15:0] 数据总线转换(11) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 J - 2.3 (9) J + 2.7 J - 2.3 (9) J + 2.7 ns
F15 td(clkL-do) 延迟时间，GPMC_CLK 下降沿到 GPMC_AD[15:0] 数据总线转换(12) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 J - 2.3 (9) J + 2.7 J - 2.3 (9) J + 2.7 ns
F17 td(clkH-be[x]n) 延迟时间，输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE 转换(10) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 J - 2.3 (9) J + 1.9 J - 2.3 (9) J + 1.9 ns
F17 td(clkL-be[x]n) 延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换(11) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 J - 2.3 (9) J + 1.9 J - 2.3 (9) J + 1.9 ns
F17 td(clkL-be[x]n) 延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换(12) div_by_1_mode；
GPMC_FCLK_MUX；
TIMEPARAGRANULARITY_X1		 J - 2.3 (9) J + 1.9 J - 2.3 (9) J + 1.9 ns
F18 tw(csnV) 脉冲持续时间，输出片选 GPMC_CSn[i](13) 低电平 读取 A A) ns
写入 A A) ns
F19 tw(be[x]nV) 脉冲持续时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 低电平 读取 C C ns
写入 C C ns
F20 tw(advnV) 脉冲持续时间，输出地址有效和地址锁存使能 GPMC_ADVn_ALE 低电平 读取 K K ns
写入 K K ns
(2) B = ClkActivationTime × GPMC_FCLK(14)
(4) 对于单次读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(14)
对于突发读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(14)
对于突发写入：D = (WrCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(14)
(5) 对于单次读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(14)
对于突发读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(14)
对于突发写入：E = (CSWrOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(14)
(6) 对于 csn 下降沿（CS 激活）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • F = 0.5 × CSExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 CSOnTime 为奇数）或（ClkActivationTime 和 CSOnTime 为偶数），则 F = 0.5 × CSExtraDelay × GPMC_FCLK(14)
    • 否则 F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(CSOnTime - ClkActivationTime) 是 3 的倍数），则 F = 0.5 × CSExtraDelay × GPMC_FCLK(14)
    • 如果（(CSOnTime - ClkActivationTime - 1) 是 3 的倍数），则 F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK(14)
    • 如果（(CSOnTime - ClkActivationTime - 2) 是 3 的倍数），则 F = (2 + 0.5 × CSExtraDelay) × GPMC_FCLK(14)
(7) 对于 ADV 下降沿（ADV 激活）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 ADVOnTime 为奇数）或（ClkActivationTime 和 ADVOnTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
    • 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(ADVOnTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
    • 如果（(ADVOnTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
    • 如果（(ADVOnTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)

对于读取模式下的 ADV 上升沿（ADV 停用）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 ADVRdOffTime 为奇数）或（ClkActivationTime 和 ADVRdOffTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
    • 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(ADVRdOffTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
    • 如果（(ADVRdOffTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
    • 如果（(ADVRdOffTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)

对于写入模式下的 ADV 上升沿（ADV 停用）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 ADVWrOffTime 为奇数）或（ClkActivationTime 和 ADVWrOffTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
    • 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(ADVWrOffTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK(14)
    • 如果（(ADVWrOffTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
    • 如果（(ADVWrOffTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK(14)
(8) 对于 OE 下降沿（OE 激活）和 IO DIR 上升沿（数据总线输入方向）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • H = 0.5 × OEExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 OEOnTime 为奇数）或（ClkActivationTime 和 OEOnTime 为偶数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK(14)
    • 否则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(OEOnTime - ClkActivationTime) 是 3 的倍数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK(14)
    • 如果（(OEOnTime - ClkActivationTime - 1) 是 3 的倍数），则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(14)
    • 如果（(OEOnTime - ClkActivationTime - 2) 是 3 的倍数），则 H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK(14)

对于 OE 上升沿（OE 停用）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • H = 0.5 × OEExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 OEOffTime 为奇数）或（ClkActivationTime 和 OEOffTime 为偶数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK(14)
    • 否则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(OEOffTime - ClkActivationTime) 是 3 的倍数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK(14)
    • 如果（(OEOffTime - ClkActivationTime - 1) 是 3 的倍数），则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(14)
    • 如果（(OEOffTime - ClkActivationTime - 2) 是 3 的倍数），则 H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK(14)
(9) 对于 WE 下降沿（WE 激活）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • I = 0.5 × WEExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 WEOnTime 为奇数）或（ClkActivationTime 和 WEOnTime 为偶数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK(14)
    • 否则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(WEOnTime - ClkActivationTime) 是 3 的倍数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK(14)
    • 如果（(WEOnTime - ClkActivationTime - 1) 是 3 的倍数），则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(14)
    • 如果（(WEOnTime - ClkActivationTime - 2) 是 3 的倍数），则 I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK(14)

对于 WE 上升沿（WE 停用）：
  • 如果 GPMCFCLKDIVIDER = 0：
    • I = 0.5 × WEExtraDelay × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 1：
    • 如果（ClkActivationTime 和 WEOffTime 为奇数）或（ClkActivationTime 和 WEOffTime 为偶数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK(14)
    • 否则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(14)
  • 如果 GPMCFCLKDIVIDER = 2：
    • 如果（(WEOffTime - ClkActivationTime) 是 3 的倍数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK(14)
    • 如果（(WEOffTime - ClkActivationTime - 1) 是 3 的倍数），则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(14)
    • 如果（(WEOffTime - ClkActivationTime - 2) 是 3 的倍数），则 I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK(14)
(10) J = GPMC_FCLK(14)
(11) 对于 CLK DIV 1模式，仅限第一次传输。
(12) 半周期；对于 CLK DIV 1 模式，针对初始传输后的所有数据。
(13) GPMC_CLKOUT 的半个周期；对于 CLK DIV 1 模式以外的模式，针对所有数据。GPMC_CLKOUT 从 GPMC_FCLK 进行分频。
(14) 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。在 GPMC_WAIT[j] 中，j 等于 0 或 1。
(15) P = 以 ns 为单位的 GPMC_CLK 周期
(18) 与 GPMC_CLK 输出时钟相关的最大和最小频率可在 GPMC 模块中通过设置 GPMC_CONFIG1_i 配置寄存器位字段 GPMCFCLKDIVIDER 进行编程。
(20) 对于 div_by_1_mode：
  • GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
    • GPMC_CLK 频率 = GPMC_FCLK 频率

对于 GPMC_FCLK_MUX：
  • CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz

对于 TIMEPARAGRANULARITY_X1：
  • GPMC_CONFIG1_i 寄存器：TIMEPARAGRANULARITY = 0h = x1 延迟（影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS）

对于无 extra_delay 的情况：
  • GPMC_CONFIG2_i 寄存器：CSEXTRADELAY = 0h = CSn 时序控制信号不延迟
  • GPMC_CONFIG4_i 寄存器：WEEXTRADELAY = 0h = nWE 时序控制信号不延迟
  • GPMC_CONFIG4_i 寄存器：OEEXTRADELAY = 0h = nOE 时序控制信号不延迟
  • GPMC_CONFIG3_i 寄存器：ADVEXTRADELAY = 0h = nADV 时序控制信号不延迟
TDA4VEN-Q1 TDA4AEN-Q1 GPMC 和 NOR 闪存 - 同步单次读取 (GPMCFCLKDIVIDER = 0)
A. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。
B. 在 GPMC_WAIT[j] 中，j 等于 0 或 1。
图 6-47 GPMC 和 NOR 闪存 - 同步单次读取 (GPMCFCLKDIVIDER = 0)
TDA4VEN-Q1 TDA4AEN-Q1 GPMC 和 NOR 闪存 - 同步突发读取 - 4x16 位 (GPMCFCLKDIVIDER = 0)
A. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。
B. 在 GPMC_WAIT[j] 中，j 等于 0 或 1。
图 6-48 GPMC 和 NOR 闪存 - 同步突发读取 - 4x16 位 (GPMCFCLKDIVIDER = 0)
TDA4VEN-Q1 TDA4AEN-Q1 GPMC 和 NOR 闪存 - 同步突发写入 (GPMCFCLKDIVIDER = 0)
A. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。
B. 在 GPMC_WAIT[j] 中，j 等于 0 或 1。
图 6-49 GPMC 和 NOR 闪存 - 同步突发写入 (GPMCFCLKDIVIDER = 0)
TDA4VEN-Q1 TDA4AEN-Q1 GPMC 和多路复用 NOR 闪存 - 同步突发读取
A. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。
B. 在 GPMC_WAIT[j] 中，j 等于 0 或 1。
图 6-50 GPMC 和多路复用 NOR 闪存 - 同步突发读取
TDA4VEN-Q1 TDA4AEN-Q1 GPMC 和多路复用 NOR 闪存 - 同步突发写入
A. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。
B. 在 GPMC_WAIT[j] 中，j 等于 0 或 1。
图 6-51 GPMC 和多路复用 NOR 闪存 - 同步突发写入