ZHCSNS0 数据表 | 德州仪器 TI.com.cn

ZHCSNS0A November 2024 – October 2025 TCAN2855-Q1 , TCAN2857-Q1

PRODUCTION DATA

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

RHB|32

散热焊盘机械数据 (封装 | 引脚)

6.7 电气特性

在建议的工作范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
CAN 驱动器
V_CANH(D)	总线输出电压（显性）CANH	请参阅图 7-4，V_CTXD = 0V，R_L =45Ω 至 65Ω，C_L = 开路，R_CM = 开路	3.0		4.26	V
V_CANL(D)	总线输出电压（显性）CANL	请参阅图 7-4，V_CTXD = 0V，R_L =45Ω 至 65Ω，C_L = 开路，R_CM = 开路	0.75		2.01	V
V_CANH(R) V_CANL(R)	总线输出电压（隐性）	请参阅图 7-1 和图 7-4，V_CTXD = VCC1，R_L = 开路（无负载），R_CM = 开路	2	2.5	3	V
V_CANH(R) V_CANL(R)	终端总线输出电压（隐性）	V_CTXD = VCC1，45Ω ≤ R_L ≤ 65Ω，拆分终端电容 4.7nF	2.256		2.756	V
V_(DIFF)	最大差动电压额定值	V_(DIFF) = V_CANH - V_CANL	-42		42	V
V_DIFF(D)	正常总线负载下的差动输出电压（显性）	请参阅图 7-1 和图 7-4，V_CTXD = 0V，，45Ω ≤ R_L ≤ 65Ω，C_L = 开路，R_CM = 开路	1.5		3	V
V_DIFF(D)	扩展差动负载范围内的差动输出电压（显性）	请参阅图 7-1 和图 7-4，V_CTXD = 0V，45Ω ≤ R_L ≤ 70Ω，C_L = 开路，R_CM = 开路	1.5		3.3	V
V_DIFF(D)	仲裁期间在有效电阻条件下的差动输出电压（显性）	请参阅图 7-1 和图 7-4，V_CTXD = 0V，R_L = 2.24kΩ，C_L = 开路，R_CM = 开路	1.5		5	V
V_DIFF(R)	差分输出电压（隐性）	请参阅图 7-1 和图 7-4，V_CTXD = VCC1，R_L = 45Ω ≤ R_L ≤ 65Ω，C_L = 开路，R_CM = 开路	-50		50	mV
V_DIFF(R)	差分输出电压（隐性）	请参阅图 7-1 和图 7-4，V_CTXD = VCC1，R_L = 开路（无负载），C_L = 开路，R_CM = 开路	-50		50	mV
V_CANH(INACT)	总线偏置未激活时 CANH 上的总线输出电压	请参阅图 7-1 和图 7-4，V_CTXD = VCC1，R_L = 开路，C_L = 开路，R_CM = 开路	-0.1		0.1	V
V_CANL(INACT)	总线偏置未激活时 CANL 上的总线输出电压		-0.1		0.1	V
V_DIFF(INACT)	总线偏置未激活时 CANH - CANL（隐性）上的总线输出电压		-0.2		0.2	V
V_SYM	输出对称性（显性或隐性）(V_O(CANH) + V_O(CANL))/V_REC，其中 V_REC 是 V_{CANH (R)} 和 V_{CANL (R)} 之和，即 CANH 和 CANL 的隐性电压电平⁽⁹⁾	请参阅图 7-1 和图 7-4，45 Ω ≤ R_L ≤ 65Ω，C_L = 开路，R_CM = 开路，C₁ = 4.7nF，CTXD = 250kHz、1MHz、2.5MHz	0.95		1.05	V/V
V_{SYM_DC}	输出对称性（显性或隐性）(V_CC - V_O(CANH) - V_O(CANL))	请参阅图 7-1 和图 7-4，R_L = 60Ω，C_L = 开路，R_CM = 开路，C₁ = 4.7nF	-400		400	mV
I_CANH(OS)	短路稳态输出电流（显性）请参阅图 7-1 和图 7-8	–3.0V ≤ V_CANH ≤ +18.0V，CANL = 开路，V_CTXD = 0V	-100			mA
I_CANL(OS)	短路稳态输出电流（显性）请参阅图 7-1 和图 7-8	–3.0V ≤ V_CANL ≤ +18.0V，CANH = 开路，V_CTXD = 0V			100	mA
I_{OS_REC}	短路稳态输出电流（隐性）请参阅图 7-1 和图 7-8	–42V ≤ V_BUS ≤ +42V_，V_BUS = CANH = CANL	-5		5	mA
R_{SE_SIC_ACT_REC}	单端 SIC 阻抗	2V ≤ V_CANH/L ≤ VCAN - 2V，请参阅图 7-22	37.5		66.5	Ω
R_{DIFF_SIC_ACT_REC}	差动 SIC 阻抗（CANH 至 CANL）	2V ≤ V_CANH/L ≤ VCAN - 2V，请参阅图 7-22	75		133	Ω
CAN 接收器
V_{DIFF_RX(D)}	接收器显性状态差分输入电压范围，总线偏置激活	–12.0V ≤ V_CANL ≤ +12.0V –12.0V ≤ V_CANH ≤ +12.0V；请参阅图 7-5 和表 8-3	0.9		8	V
V_{DIFF_RX(R)}	接收器隐性状态差分输入电压范围，总线偏置激活		-3		0.5	V
V_HYS	输入阈值的迟滞电压，正常模式和选择性唤醒模式			135		mV
V_{DIFF_RX(D_INACT)}	接收器显性状态差分输入电压范围，总线偏置未激活	–12.0V ≤ V_CANL ≤ +12.0V –12.0V ≤ V_CANH ≤ +12.0V；请参阅图 7-5 和表 8-3	1.15		8	V
V_{DIFF_RX(R_INACT)}	接收器隐性状态差分输入电压范围，总线偏置未激活		-3		0.4	V
V_{CM_NORM}	共模范围：正常模式		-12		12	V
V_{CM_STBY}	共模范围：待机模式		-12		12	V
I_LKG(OFF)	断电（未供电）时的总线输入漏电流	CANH = CANL = 5V，VCAN = VSUP 使用 0Ω 和 47kΩ 电阻器拉至 GND			5	µA
C_I	对地输入电容（CANH 或 CANL）	⁽⁹⁾			20	pF
C_ID	差分输入电容	⁽⁹⁾			10	pF
R_{DIFF_PAS_REC}	处于被动隐性状态期间的差分输入电阻	V_CTXD = VCC1，正常模式：–2.0V ≤ V_CANH ≤ +7.0V； –2.0V ≤ V_CANL ≤ +7.0V	12		100	kΩ
R_{SE_CANH} R_{SE_CANL}	被动隐性状态期间的单端输入电阻	–2.0V ≤ V_CANH ≤ +7.0V –2.0V ≤ V_CANL ≤ +7.0V	6		50	kΩ
m_R	输入电阻匹配：[1 – (R_IN(CANH) / R_IN(CANL))] × 100%	V_CANH = V_CANL = 5.0V	-1		1	%
LIN
V_OH	高电平输出电压⁽¹⁾	LIN 隐性，LTXD = 高电平，I_O = 0mA，VSUP = 5.5V 至 28V	0.85			VSUP
V_OL	低电平输出电压⁽¹⁾	LIN 显性，LTXD = 低电平，VSUP = 5.5V 至 28V			0.2	VSUP
V_IH	高电平输入电压⁽¹⁾	LIN 隐性，LTXD = 高电平，I_O = 0mA，VSUP = 5.5V 至 28V	0.47		0.6	VSUP
V_IL	低电平输入电压⁽¹⁾	LIN 显性，LTXD = 低电平，VSUP = 5.5V 至 28V	0.4		0.53	VSUP
V_{SUP_NON_OP}	V_SUP，其中隐性 LIN 总线的影响 < 5%（ISO/DIS 17987 参数 11）	LTXD 和 LRXD 开路，V_LIN = 5.5V 至 45V，VCC = 空载	-0.3		40	V
I_{BUS_LIM}	限制电流（ISO/DIS 17987-4 参数 12）	LTXD = 0V，V_LIN = 18V，VSUP = 18V	40	90	200	mA
I_{BUS_PAS_dom}	接收器漏电流，显性（ISO/DIS 17987 参数 13）	V_LIN = 0V，VSUP = 12V 驱动器关闭/隐性；	-1			mA
I_{BUS_PAS_rec1}	接收器漏电流，隐性（ISO/DIS 17987 参数 14）	V_LIN ≥ VSUP，5.5V ≤ VSUP ≤ 28V 驱动器关闭；			20	µA
I_{BUS_PAS_rec2}	接收器漏电流，隐性（ISO/DIS 17987 参数 14）	V_LIN = VSUP，驱动器关闭；	-5		5	µA
I_{BUS_NO_GND}	漏电流，接地失效（ISO/DIS 17987 参数 15）	GND = VSUP，VSUP = 12V，0V ≤ V_LIN ≤ 28V；	-1		1	mA
I_{BUSrec_NO_GND}	泄漏电流，LIN 总线接地失效时处于隐性状态	GND = VSUP，VSUP = 12V = V_LIN V；	-100		100	µA
I_{BUS_NO_BAT}	漏电流，失电（ISO/DIS 17987 参数 16）	0V ≤ V_LIN ≤ 28V，VSUP = GND；			10	µA
V_BUSdom	低电平输入电压（ISO/DIS 17987 参数 17）	LIN 显性（包括用于唤醒的 LIN 显性）；			0.4	VSUP
V_BUSrec	高电平输入电压（ISO/DIS 17987 参数 18）	LIN 隐性；	0.6			VSUP
V_{BUS_CNT}	接收器中心阈值（ISO/DIS 17987 参数 19）	V_{BUS_CNT} = (V_IL + V_IH)/2；	0.475	0.5	0.525	VSUP
V_HYS	迟滞电压（ISO/DIS 17987 参数 20）⁽²⁾	V_HYS = (V_IH - V_IL)；V_HYS = (V_{th_rec} - V_{th_dom})⁽³⁾	0.07		0.175	VSUP
V_{SERIAL_DIODE}	串行二极管 LIN 终端上拉路径（ISO/DIS 17987 参数 21）	根据设计和表征而定	0.4	0.7	1.0	V
R_LIN	LIN 上接有到 V_SUP 的内部上拉电阻器（ISO/DIS 17987 参数 26）	正常模式和待机模式	27.66	35	48	kΩ
I_RSLEEP	连接至 V_SUP 的上拉电流源	睡眠模式，VSUP = 14V，LIN = GND	-13	-10	-7	µA
C_LIN,PIN	LIN 引脚的电容	根据设计和表征而定			25	pF
LIMP 输出（漏极开路）
V_OL	漏极开路输出电压（低电平有效）	外部上拉；4.5V < V < 28V，I_LIMP = – 6mA		0.5	1	V
I_LKG(LIMP)	输出电流（未激活）	V_LIMP = 0V 至 28V	-2		2	µA
HSS1、HSS2、HSS3、HSS4（高电压输出）
R_dson	HSS 输出的漏源导通电阻	I_O = – 60mA		7	12	Ω
R_dson	HSS 输出的漏源导通电阻	I_O = – 60mA，VHSS = 14V，TA = 25℃			7	Ω
I_OC(HSS)	HSS 过流检测限值	VHSS = 14V	150	200	300	mA
I_OL(HSS)	HSS 导通且电流下降时的开路负载电流检测阈值	VHSS = 14V	0.4		3.0	mA
I_OLHYS(HSS)	HSS 开路负载电流磁滞	VHSS = 14V	0.05	0.45	1	mA
I_lkg	漏电流	HSS = 0V，睡眠模式	-1		1	µA
t_R	输出上升时间 (HSS)	6V ≤ VHSS ≤ 18V，R_L = 220Ω，20%/80%	0.45		2.5	V/µs
t_F	输出下降时间 (HSS)	6V ≤ VHSS ≤ 18V，R_L = 220Ω，80%/20%	0.45		2.5	V/µs
t_{HSS_on}	从 SPI 命令切换到导通的导通延迟 (HSS)	VHSS = 14V，I_LOAD = 60mA，V_OUT = VHSS 的 80%	30		90	µs
t_{HSS_off}	从 SPI 命令切换到关闭的关闭延迟 (HSS)	VHSS = 14V，I_LOAD = 60mA，V_OUT = VHSS 的 20%	30		90	µs
t_{R_DD_SR0}	HSS 在直接驱动模式且启用慢速转换率选项时的输出上升时间	HSS_CNTLx = 1000b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx 从 VHSS 的 20% 上升到 80%	1.05	1.3	1.6	V/µs
t_{F_DD_SR0}	HSS 在直接驱动模式且启用慢速转换率选项时的输出下降时间	HSS_CNTLx = 1000b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx 从 VHSS 的 80% 上升到 20%	0.95	1.15	1.4	V/µs
t_{R_DD_SR1}	HSS 在直接驱动模式且启用快速转换率选项时的输出上升时间 (HSS)	HSS_CNTLx = 1001b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx 从 VHSS 的 20% 上升到 80%	2.0	2.4	2.85	V/µs
t_{F_DD_SR1}	HSS 在直接驱动模式且启用快速转换率选项时的输出下降时间	HSS_CNTLx = 1001b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx 从 VHSS 的 80% 上升到 20%	2.0	2.4	2.85	V/µs
t_{HSSDD_EN_SR0}	在配置为直接驱动慢速转换率选项时，从 WAKE3/DIR 边沿变化到使能的时间	HSS_CNTLx = 1000b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx = VHSS 的 80%	25	35	42	µs
t_{HSSDD_DIS_SR0}	在配置为直接驱动慢速转换率选项时，从 WAKE3/DIR 边沿变化到禁用的时间	HSS_CNTLx = 1000b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx = VHSS 的 20%	35	55	65	µs
t_{HSSDD_EN_SR1}	在配置为直接驱动快速转换率选项时，从 WAKE3/DIR 边沿变化到使能的时间	HSS_CNTLx = 1001b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx = VHSS 的 80%	20	30	35	µs
t_{HSSDD_DIS_SR1}	在配置为直接驱动快速转换率选项时，从 WAKE3/DIR 边沿变化到禁用的时间	HSS_CNTLx = 1001b， VHSS = 13.5V，R_L = 2.2kΩ，HSSx = VHSS 的 20%	20	33	38	µs
t_OCFLTR	用于过流故障指示的 HSS 过流滤波时间	VHSS = 14V		16		µs
t_OLFLTR	用于开路负载故障指示的 HSS 开路负载滤波时间	VHSS = 14V		64		µs
t_OCOFF	HSS 过流关断时间。如果过流持续时间达到该值，HSS 将被关断	I_O(HSS) > I_OC(HSS)	250		350	µs
WAKE1、WAKE2、WAKE3 输入终端（高压输入）
V_IH	高电平输入电压：睡眠、选择性唤醒或待机模式，WAKE 引脚处于使能状态 ⁽⁷⁾	寄存器设置为 00b，基于 VCC1	0.7			VCC1
		寄存器设置 01b	2.5		3.5	V
		寄存器设置 10b	3.8		5	V
		寄存器设置 11b	5.6		7	V
V_IL	低电平输入电压：睡眠、选择性唤醒或待机模式，WAKE 引脚处于使能状态 ⁽⁷⁾	寄存器设置为 00b，基于 VCC1			0.3	VCC1
		寄存器设置 01b	1.5		2.8	V
		寄存器设置 10b	3.0		4.2	V
		寄存器设置 11b	5		6.3	V
I_IL	低电平输入电流⁽⁸⁾	WAKE = 1V		1.2	2.2	µA
I_LKG	启用 Vbat 监测时的泄漏电流	V_WAKE1 = 4V - 28V		2	4	µA
R_DSON	启用 Vbat 监测时 Vbat 开关的导通电阻	V_WAKE1 = 4V - 28V，开关电流 = 500µA		155	400	Ω
t_WAKE	在待机或睡眠模式下，WAKE 引脚唤醒沿触发的唤醒保持时间（静态检测）。	请参阅图 8-32 和图 8-33			140	µs
t_{WAKE_INVALID}	在待机或睡眠模式下，WAKE 引脚短于该时长的脉冲将在静态检测中被滤除。	请参阅图 8-32 和图 8-33	10			µs
SW 输入终端
V_IH	高电平输入电压：SW	VCC1 存在	0.7			VCC1
V_IL	低电平输入电压：SW	VCC1 存在			0.3	VCC1
V_IHSWINT	用于睡眠或失效防护模式的 VCC1 缺失时的 SW 引脚高电平输入电压	寄存器 8'h0E[1] = 1 和/或 8'h0E[2] = 1 且 VCC1 在睡眠或失效防护模式下缺失	1.2			V
V_ILSWINT	用于睡眠或失效防护模式的 VCC1 缺失时的 SW 低电平输入电压	寄存器 8'h0E[1] = 1 和/或 8'h0E[2] = 1 且 VCC1 在睡眠或失效防护模式下缺失			0.4	V
I_IHSWINT-PD	VCC1 关闭时 SW 引脚的高电平输入泄漏电流（高电平有效）	VCC1 关闭，启用内部下拉，Vin = 1.5V	18		32	µA
I_ILSWINT-PD	VCC1 关闭时 SW 引脚的低电平输入泄漏电流（高电平有效）	VCC1 关闭，启用内部下拉，Vin = 0V	-1		1	µA
I_IHSWINT-PU	VCC1 关闭时 SW 引脚的高电平输入泄漏电流（低电平有效）	VCC1 关闭，启用内部上拉，Vin = 1.5V	-60		-20	µA
I_ILSWINT-PU	VCC1 关闭时 SW 引脚的低电平输入泄漏电流（低电平有效）	VCC1 关闭，启用内部上拉 Vin = 0V	-85		-35	µA
I_IH	高电平输入泄漏电流（SW 上拉）	输入 = VCC1 ± 2%	-1		1	µA
I_IL	低电平输入泄漏电流（SW 上拉）	输入 = 0V，VCC1 ± 2%	-140		-2	µA
I_IH	高电平输入泄漏电流（SW 下拉）	输入 = VCC1 ± 2%	15		140	µA
I_IL	低电平输入泄漏电流（SW 下拉）	输入 = 0V，VCC1 ± 2%	-1		1	µA
Rpu	上拉电阻器（SW 引脚）	SW 引脚配置了上拉电阻器（SW 引脚已配置为低电平有效）	40	60	80	kΩ
Rpd	下拉电阻器（SW 引脚）	SW 引脚配置了下拉电阻（SW 引脚已配置为高电平有效）	40	60	80	kΩ
I_LKG(OFF)	未供电时的漏电流	输入 = 5.5V，VCC1 = VSUP = 0V；T_J = -40 至 85℃	-1	0	1	µA
SDI、SCK、nCS、CTXD、LTXD 输入终端
V_IH	高电平输入电压		0.7			VCC1
V_IL	低电平输入电压				0.3	VCC1
I_IH	高电平输入泄漏电流（内部上拉）	输入 = VCC1 ± 2%	-1		1	µA
I_IH	高电平输入泄漏电流（内部下拉）	输入 = VCC1 ± 2%	15		140	µA
I_IL	低电平输入泄漏电流（内部上拉）	输入 = 0V，VCC1 ± 2%	-140		-2	µA
I_IL	低电平输入泄漏电流（内部下拉）	输入 = 0V，VCC1 ± 2%	-1		1	µA
C_IN	输入电容	20MHz 时	2		10	pF
I_LKG(OFF)	未供电时的漏电流	输入 = 5.5V，VCC1 = VSUP = 0V；T_J -40 至 85℃	-1	0	1	µA
Rpd	下拉电阻器（SDI、SCK 和 SW 引脚）	如果相应地进行了配置，这些引脚将具有下拉电阻器。	40	60	80	kΩ
Rpu	上拉电阻器（SDI、SCK、nCS、SW、CTXD 和 LTXD 引脚）	如果相应地进行了配置，SDI、SCK 和 SW 引脚将具有上拉电阻器。 nCS、CTXD 和 LTXD 始终具有上拉电阻器。	40	60	80	kΩ
CRXD、LRXD、SDO、GFO、nINT 输出终端
V_OH	高电平输出电压	I_OH = -2mA	0.8			VCC1
V_OL	低电平输出电压	I_OL = 2mA			0.2	VCC1
I_LKG(OFF)	未供电时的漏电流	VSUP = 0V；VCC1 = 0V；V_O = 0V 至 VCC1 输出电平，可为 3.3V 或 5V	-5		5	µA
nRST 终端（输入/输出）
V_IH	高电平输入切换阈值电压	基于内部电压	2.1			V
V_IL	低电平输入切换阈值电压	基于内部电压			0.8	V
I_OL	低电平输出电流，漏极开路	nRST = 0.4V	1.5			mA
I_LKG	漏电流，高电平	nRST = VCC1	-5		5	µA
R_PU	上拉电阻（输出已上拉至 VCC1）		10	30	50	kΩ
LIN 占空比
D1	占空比 1（ISO/DIS 17987 参数 27 和 J2602 正常电池）⁽⁴⁾⁽⁵⁾	TH_REC(MAX) = 0.744 x VSUP，TH_DOM(MAX) = 0.581 x VSUP，VSUP = 7V 至 18V，t_BIT = 50/52µs，D1 = t_{BUS_rec(min)}/(2 x t_BIT)，（请参阅图 7-13、图 7-14）	0.396
D2	占空比 2（ISO/DIS 17987 参数 28 和 J2602 正常电池）⁽⁴⁾⁽⁵⁾	TH_REC(MIN) = 0.422 x VSUP，TH_DOM(MIN) = 0.284 x VSUP，VSUP = 7.6V 至 18V，t_BIT = 50/52µs，D2 = t_{BUS_rec(MAX)}/(2 x t_BIT)，（请参阅图 7-13、图 7-14）			0.581
D3	占空比 3（ISO/DIS 17987 参数 29 和 J2602 正常电池）⁽⁴⁾⁽⁵⁾	TH_REC(MAX) = 0.778 x VSUP，TH_DOM(MAX) = 0.616 x VSUP，VSUP = 7V 至 18V，t_BIT = 96µs (10.4kbps)，D3 = t_{BUS_rec(min)}/(2 x t_BIT)，（请参阅图 7-13、图 7-14）	0.417
D4	占空比 4（ISO/DIS 17987 参数 30 和 J2602 正常电池）⁽⁴⁾⁽⁵⁾	TH_REC(MAX) = 0.389 x VSUP，TH_DOM(MIN) = 0.251 x VSUP，VSUP = 7.6V 至 18V，t_BIT = 96µs (10.4kbps)，D4 = t_{BUS_rec(MAX)}/(2 x t_BIT)，（请参阅图 7-13、图 7-14）			0.59
D1_LB	J2602 低电量时的占空比 1 ⁽⁵⁾⁽⁶⁾	TH_REC(MAX) = 0.665 x VSUP，TH_DOM(MAX) = 0.499 x VSUP，VSUP = 5.5V 至 7V，t_BIT = 50/52µs，D1_LB = t_{BUS_rec(min)/(2 x tBIT)}，（请参阅图 7-13、图 7-14）	0.396
D2_LB	J2602 低电量时的占空比 2⁽⁵⁾⁽⁶⁾	TH_REC(MIN) = 0.496 x VSUP，TH_DOM(MIN) = 0.361 x VSUP，VSUP = 6.1V 至 7.6V，t_BIT = 50/52µs，D2_LB = t_{BUS_rec(MAX})/(2 x t_BIT)，（请参阅图 7-13、图 7-14）			0.581
D3_LB	J2602 低电量时的占空比 3 ⁽⁵⁾⁽⁶⁾	TH_REC(MAX) = 0.665 x VSUP，TH_DOM(MAX) = 0.499 x VSUP，VSUP = 5.5V 至 7V，t_BIT = 96µs，D3_LB = t_{BUS_rec(min)/(2 x tBIT)}，（请参阅图 7-13、图 7-14）	0.417
D4_LB	J2602 低电量时的占空比 4 ⁽⁵⁾⁽⁶⁾	TH_REC(MIN) = 0.496 x VSUP，TH_DOM(MIN) = 0.361 x VSUP，VSUP = 6.1V 至 7.6V，t_BIT = 96µs，D4_LB = t_{BUS_rec(MAX})/(2 x t_BIT)，（请参阅图 7-13、图 7-14）			0.59
T_{r-d max}	t_REC(MAX) - t_DOM(MIN)⁽⁵⁾	TH_REC(MAX) = 0.744 x VSUP，TH_DOM(MAX) = 0.581 x VSUP，VSUP = 7V 至 18V，t_BIT = 52µs (19.231kbps)，（请参阅图 7-13、图 7-14）			10.8	µs
T_{d-r max}	t_DOM(MAX) - t_REC(MIN)⁽⁵⁾	TH_REC(MIN) = 0.422 x VSUP，TH_DOM(MIN) = 0.284 x VSUP，VSUP = 7.6V 至 18V，t_BIT = 52µs (19.231kbps),（请参阅图 7-13、图 7-14）			8.4	µs
T_{r-d max}	t_REC(MAX) - t_DOM(MIN)⁽⁵⁾	TH_REC(MAX) = 0.778 x VSUP，TH_DOM(MAX) = 0.616 x VSUP，VSUP = 7V 至 18V，t_BIT = 96µs (10.4kbps)，（请参阅图 7-13、图 7-14）			15.9	µs
T_{d-r max}	t_DOM(MAX) - t_REC(MIN)⁽⁵⁾	TH_REC(MIN) = 0.389 x VSUP，TH_DOM(MIN) = 0.251 x VSUP，VSUP = 7.6V 至 18V，t_BIT = 96µs (10.4kbps)，（请参阅图 7-13、图 7-14）			17.28	µs

(1) SAE J2602 负载包括：命令者：5.5nF；4kΩ，对于响应器：5.5nF；875Ω

(2) V_HYS 针对 ISO 17987 和 SAE J2602-1 定义。

(3) V_HYS = (V_{th_rec} - V_{th_dom})，其中 V_{th_rec} 和 V_{th_dom} 是来自 V_BUSrec 和 V_BUSdom 的实际电压值

(4) ISO 17987 负载包括 1nF；1kΩ/6.8nF；660Ω/10nF；500Ω；t_BIT 值为 50μs 和 96μs

(5) SAE J2602 负载包括：命令者：5.5nF；4kΩ/889pF；20kΩ；对于响应器：5.5nF；875Ω/889pF；900Ω；具有 52μs 和 96μs 的 t_BIT 值

(6) ISO 17987 没有低电池规格。使用 ISO 17987 负载时，50μs 和 96μs 的 t_BIT 值包含这些低电池占空比参数

(7) 对于 WAKE1，选择使用寄存器 8'h12[1:0]；对于 WAKE2，选择寄存器 8'h2B[5:4]；对于 WAKE3，选择寄存器 8'h2B[1:0]

(8) 基于 WAKEx 引脚设置 11b 的电流

(9) 取决于具体的设计和特性